数字电路逻辑设计 第六章ppt课件.ppt

《数字电路逻辑设计 第六章ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、6.5采用中规模集成器件设计任意进制计数器★计数器设计步骤如下：根据设计要求，确定有效状态；2.画状态转移图；3.选择集成器件，查看器件功能表；选择合适的反馈形式和反馈信号；5.画逻辑电路图；6.画出工作波形图（可选）。一、利用同步计数器实现任意模M计数器的方法：(一）利用清除端的复位法。（反馈清零法）(二）利用置入控制端的置位法。（同步预置法）M

2、以扩大计数范围（N=10n或16n），然后利用整体同步置入端的置数法和利用整体清除端复位法构成模M计数器。多片74160、74162级联，N=10n多片74161、74163级联，N=16n6.5采用中规模集成器件设计任意进制计数器6.5采用中规模集成器件设计任意进制计数器1.M

3、模10计数器，要求采用清除端复位法。分析：①根据设计要求，确定各种状态0～9；②画状态转移图；(一）反馈清零法6.5采用中规模集成器件设计任意进制计数器计数器状态转移图为：注意：用来清0的瞬态为M，该状态一经出现马上消失。(一）反馈清零法6.5采用中规模集成器件设计任意进制计数器☆为什么1010状态不算在主循环内，用波形图说明画出电路原理图同步计数器最低位Q0在CP↑翻转。先画最低位Q0。当第十个脉冲上升沿到达后Q3Q2Q1Q0＝1010,/CR＝0。只要/CR=0,计数器强制置0。1010只能使Q3Q1出现一个很窄的小毛刺。缺点:Q1输

4、出波形上有毛刺。造成/CR脉冲宽度太窄，清0不可靠。&CPD3D2D1D0Q3Q2Q1Q0COCTPCTT741611(一）反馈清零法6.5采用中规模集成器件设计任意进制计数器6.5采用中规模集成器件设计任意进制计数器&&0&D3D2D1D0Q3Q2Q1Q0COCTPCTT74161当第十个CP↑到来：1011G1G2G3010当第十个CP↓到来：01在第十个CP的作用下，Q端输出的清0信号宽度和计数脉冲CP=1的持续时间相同。足以保证各级触发器能正常工作。基本触发器Q=0，/CR=0,使Q3Q2Q1Q0=0000。基本触发器Q=1，/C

5、R=1。000100加基本RS触发器，使/CR脉冲宽度变宽克服清0不可靠的方法：CP1(一）反馈清零法工作波形图：12345678910(一）反馈清零法(二)同步预置法：利用置数端，以置入某一固定二进制数值的方法，从而使N进制计数器跳跃(N-M)个状态，实现模值为M的计数器。设计方法：·确定有效状态（连续的M个状态）·确定置入数据（由第1个状态确定）·产生同步置入端信号（由最后1个状态确定）·画逻辑图1.M

6、从QDQCQBQA=0000开始则有效状态为00000001001000110111011001010100置入数据为DCBA=0000同步置入信号(二)同步预置法例、用74161的置入控制端构成8进制计数器（方法2）若计数从QDQCQBQA=0001开始则有效状态为00010010001101001000011101100101置入数据为DCBA=0001同步置入信号(二)同步预置法例、用74161的置入控制端构成8进制计数器（方法3）利用进位信号CO来控制同步置入端则有效状态为QDQCQBQA100010011010101111111

7、11011011100置入数据为DCBA=1000同步置入信号(二)同步预置法例：用四位同步二进制计数器74161设计8421BCD码计数器。解：8421BCD码计数器的状态转移图如图所示从状态转移图可以看出，当计数器的状态为1001时，74161不再执行计数功能，而是要执行置数功能，使161跳过6个状态，使1001的下一个状态为0000。可以得到：D3D2D1D0=0000(二）同步预置法画出逻辑图如图D3D2D1D0=0000例：用四位同步二进制计数器74161设计8421BCD码计数器。(二）同步预置法例：用四位同步二进制计数器74

8、161设计余3BCD码计数器。解：余3BCD码计数器的状态转移图如图所示D3D2D1D0=0000画出逻辑图(二）同步预置法★置0000法：例如，设计M10计数器，预置数为0000，置数信号为