数字电路与逻辑设计20122013b

《数字电路与逻辑设计20122013b》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、2、3、4、以下各电路中，（A、多谐振荡器C、施密特触发器下面几种逻辑门中,A、CMOS传输门试卷编号命题人：张京玲审核人：试卷分类（A卷或B卷）B五邑大学试卷学期：2012至2013学年度第1学期课程：数字电路与逻辑设计课程代号：005A1690使用班级：信息工程学院10级姓名：学号：题号二三四五六七总分得分一、得分填空题（每题2分，共16分）1、是组成寄存器和移位寄存器的基木单元电器，一个n位的数码寄存器需由个触发器组成。2、时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。3、8位D/A转换器当输入数字量10000000时为5V。若只有最低位

2、为高电平，则输出电压为V；若输入为10001000，则输出电压为V。4、已知原函数为fA+c,则它的反函数为5、施密特触发器有两个状态；单稳态触发器有一个状态和态；多谐振荡器只有两个态。6、利用卡诺图化简法化简逻辑函数时，两个相邻项合并，消去一个变量，四个相邻项合并，消去个变量等。一般来说，2"个相邻一方格合并时，可消去个变量。1、将模拟信号转换为数字信号，需要经过、、、四个过程。8、一个同步RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是O一、得分单项选择题（每小题1分，共8分）1、若在编码器中冇50个编码对象，则要求输出二进制代码位数为（）

3、位。A、5B、6C、10D、50某RAM有8位数据线、13位地址线，则其存储容量为（）。A、4KBB、8KBC、16KBD、64KB）可以完成延时功能。B、单稳态触发器D、石英品体多谐振荡器可以用作双向开关的是（）。B、OD门C、异或门D、三态门）所对应的状态译码后驱动5、利用异步清零端构成N进制加法计数器，则应将（清零控制端。A、NB、N-lC、N+lD、06、555定时器的阈值为（）。八、1/3VCCB、2/3VCCC、1/3VCC和2/3VCCD、1/3VCC和VCC7、0C门在使用时须在（）之间接一个电阻。A、输出与地B、输出与电源C、输出与输入I）、输入与

4、电源8、欲将容量为128X8的RAM扩展为1024X8，则需要控制各片选端的辅助译码器的输出端数为（）。A、1B、2C、3D、8三、((((((((j分判断题，如果错误在括号内画“X”，正确画“V”（每小题1分，共8分））1、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。）2、时序逻辑电路不含有记忆功能的器件。）3、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。）4、已知逻辑函数AB=AC,则B=C。）5、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。）6、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损

5、坏器件。）7、D触发器的特性方程为Qn+1=D,与Qn无关，所以它没有记忆功能。）8、若两个函数具有相同的真值表，则两个逻辑函数必然相等。四、得分简答题（每题6分，共24分）1、如图1所示各门电路均为74系列TTL电路，分别指出电路的输出状态（高电平、低电平或高阻态）2、用卡诺图化简法化简下列式:C,D)=Xm(0，l，2,3,4,6,8,9，l0，11，14)3、如阁2所示电路，（1）试分析CB555构成的是什么电路？（2）若要求扬声器在幵关S闭合后，持续响33s,试确定电阻R的阻值。Vcc=5V20kQR847100u<>—6CB555（1）31—2/-15/1

6、—<琴>嫌—i—O.Ol

7、iFi1/4、图3电路是可变进制计数器。试分析当控制变量A为1和0时电路各为儿进制计数器，并両出状态转换表。CLKRdL；EPET输出端工作概X0XXX清零（异步）X10XX预置数同步）jr1L01姗（包敝）11X0姗（但C1）jr1111计数五、图4是由3线-8线译码器74LS138和门电路构成的电路，试写出P,和匕的表达式，列出真值表，说明其逻辑功能。（10分）SiS卜S;0X1X1110m{74LS138的真值表（注:w,•为组合的最小项）（«）(b)阁4六、得分三相步进马达正转时，三相绕A、B、C的信号顺序通电100—110—010

8、->011->001->101->100o同时，三相绕组在任何时候都不允许同时通电或断电。试用边沿D触发器设计一个控制步进马达正转的三相脉冲分配电路（1）画出状态转换表或者状态转换图；（2）画出次态卡诺图；（3）写出状态方程；（4）写出驱动方程；（5）验证能否自启动。（18分）七、某实验室用两个灯显示三台设备的故障情况，当一台设备有故障时黄灯亮；当两台设备同时有故障吋红灯亮；当三台设备同时有故障时黄、红两灯都亮。请设计该逻辑电路。（14分）