【精品】EDA技术基础实验报告.doc

《【精品】EDA技术基础实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、(EDA技术基础》实验报告学院：信息科学技术学院专业：电子信息工程指导教师：龙翔完成日期：2013年12月目录实验一MAX-plusll及开发系统使用3实验二高速四位乘法器设计实验三秒表的设计9实验四序列检测器的设计13实验五数字频率计的设计18六实验总结20实验一一：实验名称：MAX-plusll及开发系统使用二:实验内容1.利用MAX-plusII中的图形编辑器设计一半加器，进行编译、仿真,并将其设置成为一元件。2.建立一个史高的原理图设计层次，利用前面生成的半加器元件设计一个全加器，进行编译、仿真，并将其设置成为一个元件。3•再建立一个更高的原理

2、图设计层次，利用前面生成的半加器元件设计一个全加器，进行编译、仿真。4•选择器件“Assign”“Device”“MAX7000S”“EPM7128SLC84-6”,并根据下载板上的标识对管脚进行配置。然后下载，进行硬件测试，检验结果是否止确。三.实验程序1)•半加器图2)全加器图3)四位全加器{=>cout4、sOvLfrnrr四：仿真图1)•半加器仿真图1)•全加器仿真图2)・四位全加器仿真图EEEI仝JMAX+plusIIFileNodeAnalysisAssignUtHitiesOptionsWindowHelp□耳Sa昌］应日H农金殴西妙De

3、layMatrixDestinationcout$0$1$2$3aO14.7n$11.1ns10.1ns12.7ns14.7n$al14.7n$10.1ns12.7n$14.7nsa212.7n$10.7n$127nsa310.7ns10.7nsbO14.2ns11.6ns10.1ns12.2ns14.2nsbl14.7ns9.6ns12.7ns14.7nsb214.8n$12.8ns14.8nsb312.8n$128m实验二实验名称高速四位乘法器设计二：实验内容1.利用MAX-plusII中的图形编辑器设计1-4的二进制乘法器,进行编译、仿真，并将其

4、设置成为一元件，命名为andl4o2•建立一个更高得原理图设计层次，利川前面生成的1-4的二进制乘法器和调用库中的74283元件设计一高速4位乘法器。三:实验程序OEl/T:yerrfirmer>c1F/TPI/T?QiQ?Q・••『f・•『f•・・・『e・叵二a2…二樨二dZ>ml2.74283J：6AlR1QIB41XQSmas和TM…3«/rmB3COUTvlfTH^TAAB44>rr>44m5匚二>m64>m74BTADDERzznCINA1BlSUMIA2ciaoB2SJM3A3B3COUTA4B44HTADC€RCINA1B1SUM1A2

5、SUM2B2SUM3A3SUM4B3COUTB44BTADC€R0aHoMoRoTOocdeMeAcMup。oc;HeWQwaHeTTPTDCNAlB1SUM1A2SUM2B2SUM3A3SUM4B3COUTA4■—jB4•4STADOS?Geoc

6、计原理实验程序如三所示，其中输入信号分别为使能信号ENA、清零信号CLR＞时钟信号CLK,输出信号有秒针信号CA和分针信号CBo实验原理为通过始终信号，控制两个计数器的计数來实现的，当始终上升沿到来时，对信号CAI进行计数，当CAI计数达到59,则产生一个进位1,从而对信号CBI进行计数，即信号CAI每次达到59就对信号CBI进行计数一次，同时下个时钟上升沿到来时，信号CAI复位为0.当信号CBI达到59时，则下个时钟上升沿到來时，信号CBI复位为0。三.实验程序LIBRARYIEEE;USEIEEE.STD.LOGIC_1164.ALL;USEIEE

7、E.STD_LOGIC_UNSIGNED.ALL;ENTITYMSISPORT(CLK,CLR,ENA:INSTD_LOGIC;CA,CB:BUFFERSTDLOGICVECTOR(5DOWNTO0));ENDENTITYMS;ARCHITECTUREAREOFMSISSIGNALCAI:STDLOGICVECTOR(5DOWNTO0);SIGNALCBI:STD丄0GIC_VECT0R(5DOWNTO0);BEGINPROCESS(CLK,CLR,ENA)ISBEGINIFCLRJrTHENCAI〈二〃000000〃；CBI〈二〃000000〃；EL

8、SIFCLK，EVENTANDCLK二'VTHENIFENA」rTHENIFCAI二〃1110