实验五--4选1多路复用器和4位比较器设计与仿真.docx

实验五--4选1多路复用器和4位比较器设计与仿真.docx

ID:55554347

大小:1.42 MB

页数:9页

时间:2020-05-14

实验五--4选1多路复用器和4位比较器设计与仿真.docx_第1页
实验五--4选1多路复用器和4位比较器设计与仿真.docx_第2页
实验五--4选1多路复用器和4位比较器设计与仿真.docx_第3页
实验五--4选1多路复用器和4位比较器设计与仿真.docx_第4页
实验五--4选1多路复用器和4位比较器设计与仿真.docx_第5页
资源描述:

《实验五--4选1多路复用器和4位比较器设计与仿真.docx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验五4选1多路复用器和4位比较器设计与仿真班级信息安全一班姓名邓一蕾学号6指导老师袁文澹一、实验目的1.熟悉QuartusⅡ仿真软件的基本操作,并用VHDL语言和逻辑图设计四选一多路选择器,4位比较器。二、实验内容1.参照芯片74LS153的电路结构,用逻辑图和VHDL语言设计四选一多路复用器;2.从QuartusⅡ中取7485器件(比较器)进行仿真与分析;用VHDL语言设计4位比较器,接着进行仿真与分析,电路逻辑结构参照芯片74x85三.实验原理1.(1)四选一多路选择器逻辑电路的原理4选1多路选择器,GN为使能端,AB为选择通道控制端,c0,c1,c2,c3为数据输入端.Y为输出端。当G

2、N为1时,y=0;当GN为0,AB=00时,Y为c0的值;当GN为0,AB=01时,Y为c1的值;当GN为0,AB=10时,Y为c2的值;当GN为0,AB=11时,Y为c3的值;(2)通过实验实现逻辑的原理InputsOutputsSelectStrobeGYBAXX10000C0010C1100C2110C32.(1)4位比较器的逻辑电路图A0,B0,A1,B1,A2,B2,A3,B3为相比较数输入端,ALBI,AEBI,AGBI为级联输入端ALBO,AEBO,AGBO为比较输出端。2)通过实验实现逻辑的逻辑功能表为数据输入端控制输入端输出端A3A2A1A0B3B2B1B0AGBIALBIA

3、EBIAGBOALBOAEBO100000000001000000100000001011001000000100100011000001011110110000010011001110000010111111100001001110111100001000000000100100000000000100101111111100100111111111000001四、实验方法与步骤实验方法:采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台,采用的硬件平台是AlteraEPF10K20TI144_4的FPGA试验箱。1.4选1多路选择器实验步骤:编写源代

4、码。打开QuartusⅡ软件平台,点击File中得New建立一个文件。编写的文件名与实体名一致,点击File/Saveas以“.vhd”为扩展名存盘文件。2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型。建议选“Altera的EPF10K20TI144_4”3、编译与调试。确定源代码文件为当前工程文件,点击Complier进行文件编译。编译结果有错误或警告,则将要调试修改直至文件编译成功。4、波形仿真及验证。在编译成功后,点击Waveform开始设计波形。点击“insertthenode”,按照程序所述插入A0,A1,A2,A3,B0,B

5、1,B2,B3,ALBI,AEBI,AGEBI,ALBO,AEBO,AGBO14个节点(A0,A1,A2,A3,B0,B1,B2,B3为输入节点,y为输出节点)。设置A0,A1,A2的输入波形,在仿真启动之前,需要设置两个重要的参数——EndTime和GridSize步骤:点击Edit->EndTime->2.0us;Edit-.>GridTime->100.0ns,点击输入信号,然后选择左边的波形编辑工作栏中countvalue给一个输入的激励信号,OK返回,点击保存按钮保存为sjw_duolu。建立仿真网表:Proccessing->GenerateFunctionalSumulation

6、Nelist.选择Assignments->Settings->Simulationmode->Fouctional选择激励文件”sjw_duolu”.选择Processing—>starSimulation启动仿真,可以看到功能仿真图。5、时序仿真。首先进行全编译,编译成功后,点击Assignments的settings的simulationmode:Timing,仿真成功后即出带延时的波形图。6、FPGA芯片编程及验证。(1)分配管脚:assignment—>Pins在Location中选择合适的输入输出管脚并进行编译。(2)下载验证:Tools->Programmer进入下载窗口Hard

7、wareSetup—>ByteBlaster->Start->OK(3)初始化电路,根据设置好的管脚资源擦做实验电路板,完成数据测试。五、实验结果与分析1、编译过程a)编译过程、调试结果b)结果分析及结论编译成功,可继续下一步骤。2、功能仿真a)功能仿真过程及仿真结果选择processing---->GenerateFunctionalSimulationNetlist产生功能仿真网格---->A

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。