实验四、 计数器的设计 电子版实验报告.doc

实验四、 计数器的设计 电子版实验报告.doc

ID:55516542

大小:323.00 KB

页数:3页

时间:2020-05-15

实验四、 计数器的设计  电子版实验报告.doc_第1页
实验四、 计数器的设计  电子版实验报告.doc_第2页
实验四、 计数器的设计  电子版实验报告.doc_第3页
资源描述:

《实验四、 计数器的设计 电子版实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、实验四:计数器的设计实验室:实验台号:日期:专业班级:姓名:学号:一、实验目的1.通过实验了解二进制加法计数器的工作原理。2.掌握任意进制计数器的设计方法。二、实验内容(一)用D触发器设计4位异步二进制加法计数器由D触发器组成计数器。触发器具有0和1两种状态,因此用一个触发器就可以表示1位二进制数。如果把n个触发器串起来,就可以表示N位二进制数。(用两个74LS74设计实现)(二)利用74LS161设计实现任意进制的计数器设计要求:学生以实验台号的个位数作为所设计的任意进制计数器。先熟悉用1位74LS161设

2、计十进制计数器的方法。①利用置位端实现十进制计数器。②利用复位端实现十进制计数器。提示:设计任意计数器可利用芯片74LS161和与非门设计,74LS00为2输入与非门,74LS30为8输入与非门。74LS161为4位二进制加法计数器,其引脚图及功能表如下。输入端输出端Qn时钟清除置数PTXLXXX清除áHLXX置数áHHHH计数XHHLX不计数XHHXL不计数一、实验原理图1.由4个D触发器改成的4位异步二进制加法计数器2.由74LS161构成的十进制计数器一、实验结果及数据处理1.4位异步二进制加法计数器实

3、验数据记录表输入CP数二进制输出十进制数Q3Q2Q1Q001234567891011121314152.画出你所设计的任意进制计数器的线路图,并说明设计思路。五、思考题1.由D触发器和JK触发器组成的计数器的区别?2.74LS161是同步还是异步,加法还是减法计数器?3.设计十进制计数器时将如何去掉后6个计数状态的?

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。