《设计任意进制计数器》的实验报告

《设计任意进制计数器》的实验报告

ID:46630438

大小:1.26 MB

页数:4页

时间:2019-11-26

《设计任意进制计数器》的实验报告_第1页
《设计任意进制计数器》的实验报告_第2页
《设计任意进制计数器》的实验报告_第3页
《设计任意进制计数器》的实验报告_第4页
资源描述:

《《设计任意进制计数器》的实验报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、实验八设计任意进制计数器一、实验目的掌握中规模集成计数器的使用方法及功能测试方法。二、实验内容及要求采用(74LS192)复位法或预置数法设计一个三位十进制计数器。要求各位同学设计的计数器的计数容量是自己学号的最后三位数字。三、设计过程74LS192是中规模同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列如图所示。74LS192(CC40192)的功能如下表所示。CR:清除端   CPu:加计数端:置数端   CPD:减计数端  :非同步进位输出端:非同步借位输出端D3、D2、D1、D0:数据输入端Q3、Q2、Q

2、1、Q0:输出端74LS192引脚排列图表74LS192(CC40192)的功能输 入    端输出  端功 能CRCPuCPDD3D2D1D0Q3Q2Q1Q01×××××××0000清零00××dcbadcba置数01↑1××××0000~1001加计数1001时=0011↑××××1001~0000减计数0000时=0用M进制集成计数器可以构成N(任意)进制的计数器。通常用反馈清零法和反馈置数法。当计数器的计数N>M时,则要用多片M进制计数器构成。其计数规律为:当低位计数器没有达到计数的最大值时,如74LS192的1001时,其高位

3、芯片应处于保持状态,只有当低位芯片计数达到最大值时,给相邻的高位芯片计数器发一个信号,使其脱离保持状态,进入计数状态。现以233为例为计数容量进行设计。由于233为三位数,因此需用三块74LS192。1、清零法:CR(RD)=(Q1Q0)百(Q1Q0)拾(Q1)个初态:0000终态:233-1=232即:001000110010状态转换图:(略)2、置数法:由于74LS192是具有异步清零、置数功能的十进制计数器,因此保留哪233种状态,方法有多种。下图是其中两种置数法。犹以最后一种使用器件最少,接线最为简单。方案一:方案三:=(Q1Q

4、0)百(Q1Q0)拾(Q2Q0)个    (或=)初态:0000              (或1000-332=668)终态:332-1=331即:001100110001  (或999)四、实验用仪器、仪表数字电路实验箱、万用表、74LS192、74LS00、74LS20、74LS08等五、实验步骤 ① 清零法:1.检查导线及器件好坏(即加上电源后,按74LS192的功能表进行检测)。2.按上图连接电路。、CPD分别接逻辑开关并置为高电平,百位(74LS192(3))、拾位、个位的Q3、Q2、Q1、Q0分别接发光二极管或数码管,计数

5、脉冲接手动或1Hz时钟脉冲。检查无误后接通电源。3.加入CP进行测试并检查结果是否正确,如有故障设法排除。4.结果无误后记录数据后拆线并整理实验设备。实验数据如下:百位拾位个位CPQ3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q010000000000002000000000001300000000001040000000000115000000000100331001100110000334000000000000实验证明,实验数据与设计值完全一致。设计正确。② 置数法:1.检查导线及器件好坏(即加上电源后,按74LS192的功能表进行

6、检测)。2.按上图连接电路。CR、CPD分别接逻辑开关并置为高电平,百位(74LS192(3))、拾位、个位的Q3、Q2、Q1、Q0分别接发光二极管或数码管,计数脉冲接手动或1Hz时钟脉冲。检查无误后接通电源。1.加入CP测试并检查结果是否正确,如有故障设法排除。2.结果无误后记录数据后拆线并整理实验设备。实验数据如下:百位拾位个位CPQ3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0100000000000020000000000013000000000010400000000001150000000001003310011001100

7、00334000000000000实验证明,实验数据与设计值完全一致。设计正确。六、设计和实验过程的收获与体会。1、设计过程的收获与体会:①设计前要确定是用清零法还是置数法。②要将状态表列出。特别是置数法,要保留哪几种状态方法有多种。③可用ElectronicsWorkbench进行仿真。以验证设计正确与否。2、实验过程的收获与体会:① CC40192的CR、、CPD端不能悬空;②出现故障时,首先检查电源,然后检查CP,CR、、CPD端的电平状态。如不相符,则可能存在断路现象。如相同,可能存在设计错误,或者可能器件已损坏。③实验逻辑电路

8、图最好把集成块的引脚标上,以便接线和检查。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。