任意进制的计数器实现.ppt

任意进制的计数器实现.ppt

ID:57068709

大小:7.82 MB

页数:42页

时间:2020-07-30

任意进制的计数器实现.ppt_第1页
任意进制的计数器实现.ppt_第2页
任意进制的计数器实现.ppt_第3页
任意进制的计数器实现.ppt_第4页
任意进制的计数器实现.ppt_第5页
资源描述:

《任意进制的计数器实现.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、74161(1)74161(2)74161(3)三、任意进制计数器1.已知已有计数器的模为N,要构成的任意进制计数器的模为M,且M

2、为特殊电平(高/低电平)2.特殊电平只持续1个脉冲周期改进电路复位信号作用时间短,清零不可靠仿真图延长清零信号长度到半个脉冲周期改进电路改进电路仿真图方案二、同步置零法LD’/0/0/0/1/0/0/0/0/0/0/C仿真图方案三、同步置数法LD’优点:可以利用原来电路的进位输出端/0/0/0/1/0/0/0/0/0/0/C2.若M>N如何处理方法:用多片N进制计数器级联成模大于M的计数器N′(1)并行进位法(同步工作)注意此处连接方式在此时刻发生进位此行说明ET功能优先EP,即同时有信号输入ET起作用高低为进位都为标准进位信号高位进位信号为非标准进位信号即特殊电平持续宽度不为一个脉冲周

3、期(2)串行进位法(异步工作)注意非门的使用构建M>N计数器原理和过程:1.级联构造计数器容量N′>M2.按照M

4、持(C=0)1111计数6.4同步时序逻辑电路的设计方法设计步骤:逻辑抽象:确定I/O变量,用字母表示,并进行逻辑赋值;确定逻辑过程状态的数量和意义,用符号表示,建立原始状态图;2.状态化简:合并等价状态(三同条件),尽量减少状态数量;3.状态分配/编码:确定编码位数,2n-1

5、或时序图“111”序列检测器XYCLK例6.4.2.设计一个串行数据检测器。 要求:连续输入三个或三个以上1时输出为1,其他情况下输出为0。三、状态分配取n=2,令Q1Q0的00、01、10为S0S1S2四、选用JK触发器,求方程组五、画逻辑图六、检查电路能否自启动将状态“11”代入状态方程和输出方程,分别求X=0/1下的次态和现态下的输出,得到:经检验此电路可以自启动如选择DFF,求驱动方程更简单!第六章习题[题6.6]时序逻辑电路分析00011011A/Y1/01/01/01/10/00/00/00/1Q2Q1见注释四进制加减计数器[题6.11]译9,置数3。为7进制。[题6.12]

6、译10,异步清零。为10进制。步骤:分析74161的逻辑功能,以及特点决定采用同步端,还是异步端选取状态,连接电路[题6.14]试用74161接成12进制计数器。[题6.13]M=0,8进制;M=1,6进制。A=0,10进制A=1,12进制[题6.15](53)16=5*161+3*160=83[题6.20][题6.18][题6.19]7*9=6310*3=30[题6.22]使用74160构成365进制计数器进位这样连接也可以[题6.24]时序电路的分析0000100110000111011001010100001100100001CLK红黄绿0000110020103001411150

7、01601071008000[题6.30]用常用的时序逻辑电路设计,要求可以自启动。计数器仅仅起提供合适的时序的作用,计数作用不明显了。74161ETEPD3D0D1D2LDRDQ0Q1Q2Q3CPCA0A1A2Y0Y1Y2Y3Y4Y5Y6Y7S2S3S174138&&&RGY1CP用74161的低三位产生8个循环的状态。用R,G,Y分别表示红,绿,黄灯。由真值表求出:R=∑(1,4,7)G=∑(3,4,5)Y=∑(2,4,6)可用

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。