实验四、-移位寄存器和计数器的设计--电子版实验报告

《实验四、-移位寄存器和计数器的设计--电子版实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、实验四：移位寄存器和计数器的设计实验室：实验台号：日期：专业班级：姓名：学号：一、实验目的1.了解移位寄存器的工作过程。2.掌握任意进制计数器的设计方法。二、实验内容（一）用D触发器设计左移移位寄存器（二）利用74LS161和74LS00设计实现任意进制的计数器设计要求：以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）。三、实验原理图1.由D触发器设计4位左移移位寄存器。（输入二进制：11110000）2.测试74LS161的功能输入端输出Qn时钟清零置数PTX0XXX清零10XX置数1111计数X110X不计

2、数X11X0不计数3.熟悉用74LS161设计十进制计数器的方法。①利用置位端实现十进制计数器。②利用复位端实现十进制计数器。一、实验结果及数据处理1.左移寄存器实验数据记录表要求：输入二进制：11110000移位脉冲的次数移位寄存器状态Q4Q3Q2Q10000010001200113011141111511106110071000800002.画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并简述设计思路。答：在Q0和Q2之间接入一个与非门，使Q3Q2Q1Q0=0101时，计数器复位到0000。1五、思考题1.

3、74LS161是同步还是异步，加法还是减法计数器?答：同步加法计数器。1.设计十进制计数器时将如何去掉后6个计数状态的?答：在电路中加入一个与非门，当计数到第一个无效状态时，用这个与非门来检测这一状态，令其输出作为复位信号RD，强制所有的触发器置0。即当Q3Q2Q1Q0=1010时，这个与非门的输入Q3Q1全为1，则输入为0。用此低电平作为RD，使计数器复位到0000。3.谈谈电子实验的心得体会，希望同学们提出宝贵意见。