实验三 时序电路实验 ——计数器和移位寄存器实验报告

《实验三 时序电路实验 ——计数器和移位寄存器实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、湘潭大学实验报告课程名称实用数字电子技术基础实验名称___计数器和移位寄存器_页数专业计算机科学与技术班级_______1班________同组者姓名组别学号2015551118姓名扶智宏实验日期___2016年5月14日星期六_计数器实验一、实验目的1.验证同步十六进制计数器的功能。2.进一步熟悉QuartusII的VerilogHDL文本设计流程，掌握组合电路的设计仿真和硬件测试。3.初步掌握QuartusII基于LPM宏模块的设计流程与方法，并由此引出基于LPM模块的许多其他实用数学系统的自动设计技术。二、实验原理计数器能记忆脉冲的个数，主要用于定时、分频、产生节拍脉冲及进

2、行数字运算等。加法计数器每输入一个CP脉冲，加法计数器的计数值加1.十六进制计数即从0000一直计数到1111；当计数到1111时，若再来一个CP脉冲，则回到0000，同时产生进位1。同步十六进制计数器设计采用if-else语句对计数器的输出分别进行赋值，能实现对输入脉冲的计数，并具有使能和异步清零功能。三、实验内容和实验要求1，找到书上代码中的两个错误并且修改，试说明各个语句的含义，以及该例的整体功能，并在QuartusII上对该例进行编辑，编译综合，适配，仿真，给出其所有信号的时许仿真波形。第一处，书上为output[3:0]cout应该为outputcout（cout不是总

3、线输出）第二处，书上为if(clr)outy<=4’b1111应该为if(clr)outy<=’4b0000（清零端有效时，应该输出0）2，计数器加译码器设计（1），功能描述风格的Verilog的计数器设计。（2），基于LPM宏模块的计数器设计。四、实验环境与设备GW48-CP++五，实验代码设计（含符号说明）modulecount(en,clk,clr,cout,outy);inputen,clk,clr;//en为使能输入，clk为时钟信号，clr为清零标志output[3:0]outy;//outy是输出结果outputcout;//进位输出reg[3:0]outy;alw

4、ays@(posedgeclkorposedgeclr)beginif(clr==1)outy<=4'b0000;elseif(en==1)beginif(outy==4'b1111)outy<=4'b0000;elseouty<=outy+1'b1;endendassigncout=((outy==4'b1111)&en)?1:0;endmodulemoduledecl7s(a,led7s);input[3:0]a;//四位二进制输入output[6:0]led7s;//七位译码管显示四位二进制数的值reg[6:0]led7s;always@(a)case(a)4'b0000:

5、led7s<=7'b0111111;4'b0001:led7s<=7'b0000110;4'b0010:led7s<=7'b1011011;4'b0011:led7s<=7'b1001111;4'b0100:led7s<=7'b1100110;4'b0101:led7s<=7'b1101101;4'b0110:led7s<=7'b1111101;4'b0111:led7s<=7'b0000111;4'b1000:led7s<=7'b1111111;4'b1001:led7s<=7'b1101111;4'b1010:led7s<=7'b1110111;4'b1011:led7s<=

6、7'b1111100;4'b1100:led7s<=7'b0111001;4'b1101:led7s<=7'b1011110;4'b1110:led7s<=7'b1111001;4'b1111:led7s<=7'b1110001;default:led7s<=7'b0000000;endcaseendmodule六、实验检验与测试Verilog的原理图如下：LPM的原理图：引脚锁定如下：通过编译，表明没有问题七、测试数据仿真波形如下：由仿真图可以看出清零端是有效的，并且当计数到最大值时会异步清零八、实验过程中出现的问题及处理情况（包括实验现象、原因分析、排故障的方法等）1，实验现

7、象：仿真出来的波形图看不到明显现象原因分析：设置的时间间隔不合理排故障的方法：重新设置仿真时钟信号，以及清零端的时间间隔2，实验现象：在硬件上面操作没反应,原因分析：下载失败排故障的方法：编译后再次下载移位寄存器实验一、实验目的1，设计一个8位双向移位寄存器，理解移位寄存器的工作原理，掌握串入/并出端口控制的描述方法。2，熟悉QuartusII，掌握VerilogHDL编程，编译和仿真，以及硬件测试方法。一、实验原理移位寄存器不仅具有存储代码的功能，而且在移位脉冲作用下，还有左移