通信原理开放性实验项目设计.pdf

通信原理开放性实验项目设计.pdf

ID:53571688

大小:227.73 KB

页数:4页

时间:2020-04-18

通信原理开放性实验项目设计.pdf_第1页
通信原理开放性实验项目设计.pdf_第2页
通信原理开放性实验项目设计.pdf_第3页
通信原理开放性实验项目设计.pdf_第4页
资源描述:

《通信原理开放性实验项目设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、中国科技论文实验技术与管理Vol.22No.112005统计源期刊105通信原理开放性实验项目设计寇艳红,杨枫,陈雁(北京航空航天大学电子信息工程学院,北京100083)摘要:本文在北京航空航天大学202教研室研制出的一套开放性的软硬件相结合的通信原理实验平台基础上,以MCU+FPGA主控单元为核心,结合外部相对独立的功能电路,给出了PCM编译码系统和(7,4)汉明码编译码传输系统等几个实验项目范例的设计实现,为引导学生完成综合性、开放性和探索性的实验打下基础。关键词:通信原理,开放性,教学实验

2、,单片机,FPGA中图分类号:TN911文献标识码:B文章编号:100224956(2005)1120105203通信技术的快速发展,要求通信专业的学生和科技人员不但要掌握扎实的理论基础,还应具有较强的工程概念和动手能力及开拓创新和快速适应工作的综合能力。传统的本科通信原理课程着重于经典通信理论,而课程实验大多以软件仿真为主,辅以少量验证性的硬件实验,使得学生的实践动手能力得不到充分的锻炼。由北京航空航天大学电子信息工程学院202教研室研制的通信原理开放性实验平台,将通信理论与电路系统设计结合在

3、一起,让学生把通信系统的理论应用到实际的设计、构造和实验过程中去。本文首先介绍了此实验平台的系统架构和开放性的特点,然后以PCM信号变换过程的液晶显示及A率压扩、(7,4)汉明码编译码传输系统为例阐述了具体实验项目的设计思想和实现方法,并给出了相应的实验结果。1实验平台的系统架构本通信原理开放性实验平台基于“PC+单片机+FPGA”架构,同时设置了许多相对独立的外部功能电路,其结构框图如图1所示。单片机采用Cygnal公司的高速(22MIPS)中央控制器C8051F022,FPGA器件采用Al2

4、tera公司的FLEX10K50A。实验板上设置了大量的可以自由配置的基本功能器件和模块、多种总线和扩展接口包括与上位机通信的串口,在电路上设置了足够的测试脚,学生可以利用短路线完成一些需要的连接,为开展丰富的软硬件实验项目提供了余地。2实验项目设计实例2.1PCM采编器PCM采编器是通信原理课程教学中的基本实验项目之一。国内已有的通信原理实收稿日期:2004210215修改日期:2005204225作者简介:寇艳红(1969—),女,河南许昌人,博士,副教授1106实验技术与管理图1通信原理开

5、放性实验平台结构框图验系统中大多包含了PCM采编器,但是大都使用专用的集成芯片来实现PCM实验中的采样、量化和编码等一系列过程,无法使学生深入了解PCM的原理和实现过程。本试验平台采用由单片机控制下的LCM240128ZK液晶显示模块进行实验数据的显示和对比,较之示波器或逻辑分析仪观察波形更为方便灵活。通过外部功能电路实现采样量化,在FPGA上实现编码的A率压扩,清楚[1~3]地展示了对数PCM的实现过程。图2示出了图2PCM采编器的采样量化采样量化编码过程的液晶显示效果。编码过程的液晶显示图2

6、中液晶各行的显示说明如下:0~31行:96ksps采样的240个点的波形,代表原始信号。幅度值进行8倍的压缩。32~63行:每4行为一个量化单位,共8级量化。每12列输出对应点代表采样、量化后的幅度的线段(并显示相应刻度标线)。64~95行:相应幅度(3bit)的NRZ码(即非归零的三位二进制码)。96~127行:相应的曼彻斯特(manchester)码。PCM采编器实验中A率压扩部分设计为独立的FPGA程序模块,在实验时可以提供给学生下载,结合其它功能电路来实现学生自己的实验系统。图3,图4示

7、出了A率压扩的仿真结果,与文献[4]中给出的A律PCM和线性PCM的变换关系表相符。这里采用线性13位与A率8位相对应是因为其误差级相同。图3A率PCM编码仿真结果寇艳红,等:通信原理开放性实验项目设计107图4A率PCM解码仿真结果通过电路板上的按键可以进行数据采样和显示屏的翻屏操作。结合FPGA的模块设计,使学生做实验的时候自己连接电路,下载并修改相应的单片机与FPGA软件包,根据需要选用不同的信号源、采样率和量化标准,不同的传输信道以及不同的编译码方式,通过观察液晶显示结果来加深对PCM基

8、带编码理论的理解。2.2(7,4)汉明码编译码传输系统(7,4)汉明码是通信系统传输过程中重要的纠错编码方式,本文在FPGA上实现了(7,4)汉明码编译码传输系统的全部过程。首先用m序列发生器产生伪随机序列,4位一截取,作为信息码元进入(7,4)汉明码编码器,产生监督位,组成许用码组。然后模拟信道特性加入误码,送入译码器,纠错,译码,得到信息码。将m序列发生器的串行输出和译码器输出进行并串转换后的波形进行比较,可以分析汉明码的纠错能力。电路原理框图如图5所示:图5汉明码编译码传输系统原理框图系统

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。