《非正则LDPC码部分并行译码器设计》.pdf

《非正则LDPC码部分并行译码器设计》.pdf

ID:53019781

大小:357.42 KB

页数:4页

时间:2020-04-12

《非正则LDPC码部分并行译码器设计》.pdf_第1页
《非正则LDPC码部分并行译码器设计》.pdf_第2页
《非正则LDPC码部分并行译码器设计》.pdf_第3页
《非正则LDPC码部分并行译码器设计》.pdf_第4页
资源描述:

《《非正则LDPC码部分并行译码器设计》.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、..第36卷第4期电子科技大学学报、bl36No4.207年8月JoaiofiversofEI以力ro苗eSeidloloofChinaAug27urnUnityencan’eCho罗0非正则LDPC码部分并行译码器设计张彬,胡剑浩,刘文寿,李少谦(电子科技大学通信抗干扰技术国家级宜点实脸室成都61054),,【摘要】由于率越的刘错性能LDPC码得到了越来越多的关注以有效的硬件实现LDPO泽码器也成为了一个重要的课.,.,题该文根据Bp-Based译码算法提出了一种部分并行的非正则LDp仑泽码器姑构它通过列文换处理校脸矩阵形成了花个,.,子矩阵子矩阵之间数据以并行

2、机制处理这种实现方法解决了当校脸矩阵为完全随机时硬件资源和数据吞吐全平衡的问.,。.,,3944blV吮。xlPro6.5题该译码器码长为使用xiinx的70芯片实现结果表明当迭代次数为20次时数据吞吐1达到了.5M树关键词BP--Based译码算法;LDpC译码器;校脸拒阵;部分并行结构.中图分类号TN4312文献标识码A一PartiallyParalelDecoderofIrregularLowDensityParityCheekCodes,,.,ZHANGBinHUJian一aoLIU叭lentaoLlShao闷ianati目K即L吐幻C0n””i侧吐1U川

3、v.,ityofEI侧=t比旧iescienc.and下韶hoolo叮ofina.gdu6154(Non浏叼Ofun叭Ch伪0),.AbstraetDuetotheexeellentPedbnnaneeLDwDensityParity一heek(LDPC沁odeshavereceivedmore..andreatCntiousThedwareimPlentationofLDPCdecoderbecomesacialissuerecentlyAccordmoharmccruing.totheBP-BasedorithJ叭aPartially一田飞llelLDdeeo

4、dcrarchltect叮e15ProPosedinthisPaPerBycolu几口aigPC.,exchangtheParitycheekm刽tr议15dividedintoksub一atriCeD15PrOCessedPllellybe七邢eentheing咖ar.·submatriceThetIZde一fbetweenhardwresourceanddatathroughoutbeachievedwiththishitectUre.arecanarcdParitycheekmatr议Thedeeoder,with39材bindlenhasbecn谕Plem

5、entedwiththedevieeforranomatgth..一FPGAVirtex11Pro70Theresultsshthatthemax加um廿iroughoutofthisdeeoder1565Mb/swith20owitemtions.ywordsBP-B士姆ddecoderaigorithm;LDPCdeeoder;paritycheckmatr斌partially一lel价ararChiteCtore,。低密度奇偶校验(LowDensityparityCheck一个校验节点或比特节点的地址而导致数据拥塞LDPC)码是一种基于稀疏校验矩阵H的线性分

6、组本文提出一种部分并行的非正则LDPC码的实,。码川有着逼近香农极限的译码性能相对与Turbo现方法,在解决上述两个挑战的同时,在占用资源,,。码而言LDPC码的译码算法非常简单而且支持和吞吐量之间找到了一个较好的折衷该方法对m,,并行实现因此便于利用VLsl技术实现高速信道行n列的校验矩阵进行列交换处理使得校验矩阵,、,编译码器在宽带无线通信多媒体通信和硬盘数形成k个m行呵列的子矩阵每个子矩阵具有一定。。,,据保护等方面有广阔的应用前景的规律译码实现时k个子矩阵间以并行机制实现.。LDPC码分为正则码和非正则码正则码是指而子矩阵内以串行方式进行译码运算这种方法同

7、,.其校验矩阵的每行的权重相同每列的权重也相同;样也适用于正则LDPC码。否则为非正则码非正则LDPC码在AsIC或FPGA:1BP一ased译码算法简介并行实现时面临两项主要挑战.PC码BP一ased算法采用对数域运算[2]其(l)比特节点和校验节点之间信息传递过程中LD:出现布线拥塞问题;参数有如下定义凡为经过白高斯信道在接收端解调后得到的接收数据;为从校验节点m送往比(2)同批传递的信息中有多个数据信息指向同编:一收稿日期20509一21.:,,,作者简介张彬(1980一男主要从事通信与信息系统方面的研究)博士1122电子科技大学学报第36卷。,、、,、特节

8、点n的关于

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。