一种结构化LDPC码的部分并行译码器设计

《一种结构化LDPC码的部分并行译码器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、V01．23No．3航天器工程第23卷第3期76SPACECRAFTENGINEERING2014年6月一种结构化LDPC码的部分并行译码器设计苏悦1王建辉2(1湖南北云科技有限公司，长沙410073)(2国防科技大学，长沙410073)摘要CCSDS标准给出的低密度奇偶校验码(LowDensityParityCheck，LDPC)其子矩阵具有不同的列重，这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题，根据该类码的准循环特性，将码的校验矩阵分解成3个矩阵的和，提出了一种能够部分并行译码的译码

2、器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。关键词CCSDS标准；LDPC码；部分并行译码器中图分类号：TN911．22文献标志码：ADOI：10．3969／j．issn．1673—8748．2014．03．014APartiallyParallelDecoderDesignofStructuredLDPCCodesSUYuelWANGJianhui2(1HunanBeiyunTechnologyCo．Ltd．，Changsha410073，China)(2NationalUniversityofDefe

3、nseTechnology，Changsha410073，China)Abstract：SomeLDPCcodeswithdifferentratesfordeepspacecommunicationareprovidedinCCSDSstandard．Thesecodeshavequasi—cyclicstructure，andcanaffordhighcodinggainandimplementationflexibilityofencoderanddecoderforsatellitecrosslinksystemofCOMPASS

4、．Butthecolumnweightofsub—matricesofthecodearedifferent，whichmakestheimplementationofparalleldecoderofthecodedifficult．Basedonthequasi—cycliccharacteristic，theparitycheckmatrixofeachcodeisdecomposedintothree—matricesum，andadecoderstructurewhichcanbeimplementedinapartiallyp

5、arallelwayispresentedinthispaper．Tradeoffcanbemadebetweendecodingdelayandimplementationcomplexitywiththepresentedmethod．Keywords：CCSDSstandard；LDPCcode；partiallyparalleldecoder1引言低密度奇偶校验码(LowDensityParityCheck，LDPC)由Gallager于1962年提出[1]，但受限于当时的技术条件并没有引起人们的重视。直到1996年，Mackay

6、等人重新发现LDPC码的优异性能[2]，该类码才受到研究人员的关注，并得到越来越广泛的应用。LDPC码按校验矩阵的构造方法可分为随机构造的LDPC码和结构化LDPC码。比特填充(Bit—filling)[39算法和PEG算法[43均为随机LDPC码构造方法。随机LDPC码一般而言性能优异，但编译码复杂度较大。结构化LDPC码构造法包括有限几何构造法[4‘5]、基于循环置换矩阵的构造法邙]、原模图法口3等，设计优良的结构化LDPC码不但性能优异，而且编译码复杂度低，实用性强。近年来，LDPC码得到了广泛的应用，空间数据系统咨询委员会(CCS

7、DS)已经将一类LDPC码，即四次重复收稿日期：2014—03—25；修回日期：2014—05—07作者简介：苏悦，女，硕士，工程师，从事北斗导航设备整机研发与软件研制。Email：suyue@beiyun．CC。第3期苏悦等：一种结构化LDPC码的部分并行译码器设计锯齿累积(AccumulateRepeat一4JaggedAccumu—late，AR4JA)码[8‘9]推荐为深空通信和近地通信的标准。该类码具有准循环结构，编译码器设计比随机构造的码简单。但该类码具有多种不同列重的子矩阵，不利于译码器的工程实现。本文提出了一种针对CCSD

8、S推荐的用于深空通信的1／2码率LDPC码的译码器结构，该译码器能够实现并行度较高的部分并行译码，便于工程实现时在译码时延和实现复杂度之间折中。本文提出的译码器结构可为译码器的工程实现提供更大