ldpc码编译码器的硬件实现

ldpc码编译码器的硬件实现

ID:33959134

大小:1.76 MB

页数:60页

时间:2019-03-02

ldpc码编译码器的硬件实现_第1页
ldpc码编译码器的硬件实现_第2页
ldpc码编译码器的硬件实现_第3页
ldpc码编译码器的硬件实现_第4页
ldpc码编译码器的硬件实现_第5页
资源描述:

《ldpc码编译码器的硬件实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、Y1219435分类号TN911.22密级重庆邮电大学硕士学位论文论文题目LDPC码编译码器的硬件实现英文题目—Ha—rdwareimplementationofEncoder一§旦亟旦££Q垒§£QiL旦£££Q亟£§指导教师主筮筮蕉学科专业垂焦当焦:盎丞绫论文提交日期2Qg!:§:15论文答辩El期2QnZ。5。2‘论文评阅~彭出威教授纽高王国萱2U[郑建宏教授重庆邮电大学答辩委员会主席张德民趑握重鏖塑垫叁茎2007年5月15日重庆邮电大学硕士论文摘要低密度校验(LDPC)码是一种基于图和迭代译码的信道编码方案,性能非常接近Shannon极限且实现复杂度低,

2、具有很强的纠错抗干扰能力,更能适应未来系统高速数据传输和高性能的要求。尽管由于LDPC码重新研究的时间较晚和第3代移动通信标准失之交臂,但基于LDPC编码的方案极有可能成为4G移动通信系统的应用方案。目前,低复杂度的LDPC码编译码器的硬件实现一直是LDPC码研究的热点问题之一。本文主要针对LDPC码编码器与译码器的硬件实现进行了研究。首先对LDPC码定义和Tanner图表示以及LDPC码构造方法进行了系统地介绍,重点分析准循环LPDC码。其次对LDPC码编码算法进行研究,并分析几种编码算法的复杂度,BP译码算法和最小和译码算法进行了详细研究,最小和译码算法可以

3、简化校验节点的计算复杂度,以便于硬件实现。最后针对选定的编译码方案进行了硬件设计。本文采用了模块化设计,在对各个模块进行设计的基础上提出了一些改进的方案,在编码器的设计中,改进了常用的移位寄存器设计法,从而简化矩阵乘法模块。在译码器的设计中,对半并行LDPC码译码算法的硬件实现进行了研究。在设计中综合运用了“自顶向下”和“自下而上”的设计方法,通过功能模块分割,合理设置系统参数,并通过模块之间的参数传递,使LDPC码编译码器具有较好的灵活性,并用vcriiog语言在xillinxVertex22V6000获得硬件实现。关键词:准循环LDPC码,最小和译码算法,编

4、码器,译码器重庆邮电大学硕士论文摘要AbstractLow··DensityParity—·Check(LDPC)CodesareaclassofchannelcodesbasedongraphsanditerativedecodingwhoseperformanceisveryclosetotheShannonlimitwithlowcomplexityandhavestrongerrorcontrolstrength,sotheywillbeabletoadapttohigh·speeddatatransmissionandhigh-performancer

5、equirementsofthefuturesystems.Althroughnotusedin3GPP,LDPCcodeswillbeenadoptedastheerror-correctingcodingschemein4Gmobilecommunicationsystem.Currently,encoderanddecoderwithlowcomplexityhavebecomeoneofthemostattractiveissuesinLDPCcodesstudy.ThehardwareimplementationofLDPCencoderanddeco

6、derarcdealedwithinthispaper.Firstly,basedonTannergraph,therepresentationandconstructionofLDPCcodes,especiallyQuasicyclicLDPC,areintroducedsystematically.Secondly,twoencodingalgorithmsforLDPCcodesarementioned,andthecomplexityofalgorithmsarediscussed.AndthentwodecodingalgorithmsforLDPC

7、codes.i.e.sum-productalgorithmandMin-Sumalgorithmarediscussed,thelattercansimplifythecalculationofthechecknodeforhardwareimplementation.Finally,thehardwareisdesignedbyusingtheselectedalgorithmofLDPCencodinganddecoding.Someimprovedschemeshasbeenproposedineachmodule.Thestructureofshift

8、—registerint

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。