数电课程设计报告.doc

《数电课程设计报告.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《基于FPGA的洗衣机电机正反转控制器》学院：信息与控制工程学院专业：电子信息工程班级：姓名：学号：2014年7月目录1.设计任务与要求..............................................................................12.设计思路.........................................................................................13.设计原理及方案..

2、......………………………………………..............................24.总结与讨论………………………………………………....................................14一、设计任务及要求：1．控制洗衣机的电机作如下周期性运转，正转4S――暂停2S――反转4S――暂停2S，用8位七段数码管显示自己学号的后四位（显示在从左边数第一个到第四个数码管上）、定时时间（两位，单位：分钟，显示在第五个和第六个数码管上）,剩余时间（两位，单位：分钟，显示在第

3、七个和第八个数码管上2．洗衣机控制器的工作过程为：(1)上电后显示自己学号的后四位，在运行中不变；初始洗涤时间为10分钟，在开始前可用S1和S2按键设置总的工作时间，确定洗衣机控制器定时工作时间。(按下并松开S1定时时间增加一分钟，按下并松开S2定时时间减少一分钟，时间范围为：00~30分钟)(2)设定好定时时间后，按下并松开S3(按下时S3=0，松开时S3=1)，启动控制器，整个系统开始运行；再次按下并松开S3，停止运行；再次按下并松开S3继续运行；按下并松开S4则回到上电初始状态。其他两个按键不起作

4、用。到达定时时间后，停止运行，按下并松开S4则回到初始状态，在运行中要显示定时时间和剩余工作时间，当剩余时间为0时，要显示“End”。在工作过程中用三个LED指示灯指示电机工作状态，正转D1灯亮，反转D2灯亮，暂停D3灯亮，如此反复直至工作时间为0停止(三个LED灯都不亮)。系统总体框图如下：二、设计思路19为了便于计时，首先把1000Hz的外部时钟分频为1Hz。正转时间设为4s，反转设为4s，暂停设为2s，令洗衣机按照正转4s、暂停2s、反转4s、暂停2s的顺序进行旋转，周期恰好为10秒，而定时时间单

5、位为分钟，因此需要设计分钟计数器和秒计数器。开发板提供的时钟信号CP频率为1000Hz，应该设计一分频器得到1Hz的时钟信号作为时间计数脉冲。设计中七段数码管采用动态扫描的方式显示，扫描需要一个比较高频率的信号，本次设计选用1000HZ。为了得到1000Hz信号，必须对输入的时钟信号50MHZ进行分频。显示模块共用10个管脚，其中7个用于连接8个数码管的七段LED，还有3个管脚用于选择点亮哪个数码管，每隔很短的一段时间8个数码管交替点亮，依次循环，动态显示，由于人眼的视觉残留，可以观察到连续的测量计数器

6、的计数值。其原理框图如图所示：本系统采用层次化、模块化的设计方法，设计顺序为自下向上。首先实现系统框图中的各子模块，然后由顶层模块调用各子模块（既可以采用原理图，也可以采用VerilogHDL语言）来完成整个系统。三、设计原理及方案1.洗衣机点击正反转控制器的设计由由分频模块，模八计数器模块，s1s2s3s4控制电路模块，32位信号产生模块，数据选择器模块，数码管显示模块组成。FPGA接收命令，控制洗衣机的正转、反转、停机和定时时间为0时显示End19的工作状态。对FPGA芯片的编程采用模块化的Veri

7、logHDL(硬件描述语言)进行设计。顶层使用原理图实现，底层由VerilogHDL语句实现。(1)总体框图(2)功能实现192.分频器50MHz到1KHz本模块实现对50MHz到1KHz的分频，1KHz的信号为模八计数器提供时钟信号。(1)源程序modulelrfenpinqi50M(clk_50M,clk_1000);inputclk_50M;outputclk_1000;regclk_1000;reg[15:0]cnt;always@(posedgeclk_50M)beginif(cnt==16'

8、d24999)beginclk_1000<=~clk_1000;19cnt<=0;endelsecnt<=cnt+1;endendmoduleendmodule(2)元器件(3)功能仿真3.分频器1KHz到1Hz本模块实现对1KHz到1Hz的分频，1KHz的信号为s1s2s3s4控制电路提供时钟信号。(1)源程序modulelrfenpinqi1000(clk_1000,clk_1);inputclk_1000;19outputclk_1;