数电彩灯课程设计报告.doc

数电彩灯课程设计报告.doc

ID:58347227

大小:311.00 KB

页数:14页

时间:2020-04-16

数电彩灯课程设计报告.doc_第1页
数电彩灯课程设计报告.doc_第2页
数电彩灯课程设计报告.doc_第3页
数电彩灯课程设计报告.doc_第4页
数电彩灯课程设计报告.doc_第5页
资源描述:

《数电彩灯课程设计报告.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数字逻辑课程设计报告——多路彩灯控制器学院名称:电子工程学院学生姓名:专业名称:班级:实习时间:2012年6月4日——2012年6月15日14多路彩灯控制器一.设计目的1.掌握并应用数字电路课程所学的理论知识。2.了解数字电路设计的基本思想和方法,学会科学分析和解决问题。3.熟悉几种常用集成数字芯片,并掌握其工作原理,进一步学会使用其进行电路设计。4.数字电路课程设计为我们提供很好的动手机会实践的机会,增强动手实践的能力。二.任务和要求设计一个至少8路移存型彩灯控制器,彩灯用发光二极管LED模拟,具体要求如下:1.能演示

2、三种花型,花型自拟。2.选做:彩灯明暗变换节拍为1.0s和2s,两种节拍交替运行。3.选做:用单片机实现彩灯控制器,要求同上。用可编程逻辑器件实现彩灯控制器,要求同上。三.总体方案分析与设计1.总体方案的设计经过分析问题及初步的整体思考,拟定以下三种方案:方案一:总体电路共分三大块。第一块实现花型的演示;第二块实现花型的控制及节拍控制;第三块实现时钟信号的产生。花型控制节拍控制电路主体框图如图1:花型演示电路时钟信号电路图1方案二:14在方案一的基础上将整体电路分为四块。第一块实现花型的演示;第二块实现花型的控制;第三块

3、实现节拍控制;第四块实现时钟信号的产生。并在部分电路的设计上与方案一采用了完全不同的方法,如花型的控制。主体框图如图2:节拍控制电路时钟信号电路花型控制电路花型演示电路图2方案三:在方案一,二的基础上将整体电路分为五模块。第一块实现555输出1HZ的脉冲;第二块74LS74实现二分频;第三块实现74LS161计数器输出控制节拍信号;第四块用74LS151选择提供给其他电路的CP1;第五模块用74LS194移位寄存器输出控制彩灯花型。并在部分电路的设计上与方案一采用了完全不同的方法,如花型的控制。主体框图如图3:14555

4、输出1HZ的CP74LS74二分频74LS151选择提供给其他电路的CP174LS161计数器输出控制节拍信号74LS194移位寄存器输出控制彩灯花型图32.方案分析方案一、二与方案三最大的不同就在,前者将花型控制与节拍控制两种功能融合在一起,是考虑到只要计数器就可以实现其全部功能的原因,且原理相对简单。如此设计,其优点在于:设计思想比较简单。元件种类使用少,且都较熟悉易于组装电路。缺点则是:中间单元电路连线过于繁多,容易出错。且可能出现线与线关系。要避免这些,则势必造成门电路使用过多。导致电路不稳定,抗干扰能力下降。而

5、后者则将以上两种功能分开设计,各单元电路只实现一种功能。其优点在于:电路设计模块化,易于检查电路,对后面的电路组装及电路调试带来方便。缺点则是:节拍控制电路采用可编辑逻辑电路,原理相对复杂,不易理解。花型控制电路简单,花型也比较简单。基于以上原因,加上为了成功的实现课程设计,我选择了连线少,易于组装和调试的方案三。四.总体方案14将整体电路分为五模块。第一块实现555输出1HZ的脉冲;第二块74LS74实现二分频;第三块实现74LS161计数器输出控制节拍信号;第四块用74LS151选择提供给其他电路的CP1;第五模块用

6、74LS194移位寄存器输出控制彩灯花型。并在部分电路的设计上与方案一采用了完全不同的方法,如花型的控制。设计实现三种花型按节拍循环。花型一:共16个节拍,194A和194B全部右移;花型一:共8个节拍,194A和194B全部右移;花型一:共8个节拍,194A左移、194B右移;花型如表1:表1五.单元电路设计1.秒脉冲产生电路将555芯片按一定的线路接上不同的电阻和电容就可产生周期不同的脉冲信号,即不同的频率的脉冲。14本次课程设计需要以秒为单位的脉冲信号,因此利用参数为4.7u和0.1u的2个电容,与参数为4.7k和

7、150k的2个电阻按图4构成电路。脉冲周期T=0.7×(4.7k+2×150k)×4.7u,约等于1s。使用主要器件:555芯片一片、大小为4.7u和0.1u的电容、参数大小为4.7k和150k的电阻。图42.节拍控制电路由一片151和一片74级联实现。整体上实现脉冲频率的变换,即交替产生快慢节拍。令74的Vcc,CLR,PR都接高电平,将^Q的输出接到D端,Q端的输出接到151的D1端。令151的D0,D2,D3,D4,D5,D6,D7,B,C,G’,GND接低电平,Vcc接高电平,D0接时钟信号的CP脉冲,A端接由花

8、型控制电路的QG输出。所以Y端的输出就为:Y=CP·^A+Q·A(Q是74D触发器的输出端)由D触发器具有记忆功能,记录上一个状态,所以在每一个CP脉冲的上升沿,Q输出为上一次的记录(即一个脉冲)。也就比时钟信号电路的CP脉冲慢了一拍。所以通过A为0或1选择Y端输出的脉冲的频率。A端接的是161的高位片的QG即当到达

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。