实验06集成触发器.ppt

《实验06集成触发器.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1集成触发器实验目的器件：4000系列4027、4011、4023电路：JK触发器构成3分频电路测试方法：时序逻辑的功能测试示波器使用:时序电路（计数器）的波形测量方法实验内容内容1:同步三分频电路内容2:同步模4可逆计数器二、触发器基本知识定义：能够存储1位二值信号的单元电路统称为触发器。特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1。2、根据不同的输入信号可以置成1或0状态电路结构：具有两个互补的输出端Q端和Q端。当Q=1时，称触发器的状态为1状态，也称触发器置位；当Q=0时，称触发器的状态为0状态

2、，也称触发器复位。触发器的类型、逻辑功能及相互转换触发器的类型按照逻辑功能分：RS触发器，D触发器，JK触发器，T触发器，T’触发器按触发方式分：高电平触发，低电平触发，上升沿触发，下降沿触发等按电路工艺分：CMOS，TTL触发器的逻辑功能（表5.19.1)触发器的相互转换关系（表5.19.2)本实验用的CC4027，CMOS双JK触发器CMOS双JK触发器CC4027(教材P147表5.19.3功能表)SDRDQ/Q00计数010110102、正常工作（SD=RD=0）1、异步清零和异步置数SD=0RD=1SD=1RD

3、=0引脚图见附录DP345面5JK触发器的逻辑功能MC14027CD4027SDRDQ/Q00011011JKQnCPQn+1/Qn+10001010110011101保持置0置1翻转逻辑功能:输入分为2组异步（直接）同步功能测试？J=K=0SD=RD=06三：内容1:设计同步三分频电路2Q1Q2Qn+11Qn+100010110100011xx7三：内容2:设计同步模4可逆计数器M＝0时，进行递增计数；M＝1时，进行递减计数。Z为进位或借位信号。8同步模4递增计数－同教材例主体部分同步模4递减计数－依类似步骤可推得由M

4、控制而合并激励可得按现有芯片转换组合逻辑以控制触发器三：内容2:设计同步模4可逆计数器设计内容参考思路四、具体实验内容和要求教材P149面硬件电路实验内容（1，2，3跳过）4．设计组装观察同步三分频电路，波形如图5.19.55．设计组装观察可逆的同步模4计数器时序脉冲产生器，框图如图5.19.6。M＝0递增计数，M＝1递减计数；另有输出端Z输出进位或借位信号。CP由TTL-OUT输出，频率1KHz。现场验收只对内容5，验收时示波器上显示Q0Q1，频率低（周期长）的信号放屏幕上方以便教师读数，注意触发设置！10时序电路（

5、计数器）的波形测量方法问题：2.CPCH1，1QCH2。触发信源选谁？1.观测3个以上的波形，应该如何操作？3.触发斜率应选上升沿还是下降沿？两两比较……与谁比较？应选择频率低的，即CH2加计数器－上升沿；减计数器－下降沿11示波器的“触发”触发示波器何时开始显示波形一旦触发被正确设定，它可以把不稳定的显示转换为有意义的波形同步点触发电平触发水平位置或左移、或右移触发电平12触发的正确设定——三要素1.信源：本身可以不显示（如EXT），但要有稳定信号接入3.触发斜率：对模拟量显示影响很小，对数字序列显示有意义2.触发

6、电平：最好在触发信号幅度范围内，具体值不重要波形不稳的常见问题：2.信源选择：CH1未加信号，信号CH2，信源选择CH11.触发电平：在信号变化范围外时序电路（计数器）的波形测量问题：2.CPCH1，1QCH2。触发信源选谁？1.观测3个以上的波形，应该如何操作？两两比较……应选择频率低的，即CH22.CPCH1，Q1CH2。触发信源选谁？应选频率低的通道！错误：信源=CH1正确：信源=CH2显示情况1.观测3个以上的波形，应该如何操作？应将所有波形与频率最低的波形比较！建议将频率最低(周期最长)的信号始终保持

7、在CH1中具体操作：选择频率最低的信号Q2CH1显示触发信源选择CH1其它信号CP、Q1分别送CH2显示错误的操作：①观察CP和Q1②观察CP和Q2注意事项1．电源（VDD=＋5V、VSS=地）核对无误，再接入！2．输出端切忌短路、线与！3．多余输入端处理方法——不能悬空CMOS与非门、与门：接+5VCMOS或非门、或门：接地4．芯片管脚图（4011见389页）17注意事项+5V多余输入端处理方法——不能悬空?18芯片管脚图MC14027CD4027MC14011CD4011MC14023CD4023