VLSI测试方法学和可测试性设计内容.pdf

《VLSI测试方法学和可测试性设计内容.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、高等学校电子信息类教材VLSI测试方法学和可测性设计雷绍充邵志标梁峰著PublishingHouseofElectronicsIndustry北京·BEIJING内容简介本书系统介绍超大规模集成电路（VLSI）的测试方法学和可测性设计，为读者进行更深层次的电路设计、模拟、测试和分析打下良好的基础，也为电路（包括电路级、芯片级和系统级）的设计、制造、测试和应用之间建立一个相互交流的平台。本书主要内容为电路测试、分析的基本概念和理论，数字电路的描述和模拟方法，组合电路和时序电路的测试生成方法，专用可测性设计，

2、扫描和边界扫描理论，IDDQ测试，随机和伪随机测试原理，各种测试生成电路结构及其生成序列之间的关系，与M序列相关的其他测试生成方法，内建自测试原理，各种数据压缩结构和压缩关系，专用电路Memory和SoC等的可测性设计方法。本书既可作为从事集成电路设计、制造、测试、应用，EDA和ATE专业人员的参考用书，也可作为高等院校高年级学生和研究生的专业课教材。未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。版权所有，侵权必究。图书在版编目（CIP）数据VLSI测试方法学和可测性设计／雷绍充等著．—北京：电

3、子工业出版社，2005.1ISBN7-121-00379-1Ⅰ.V⋯Ⅱ.雷⋯Ⅲ.①超大规模集成电路－测试技术②超大规模集成电路－测试－设计Ⅳ.TN47中国版本图书馆CIP数据核字（2004）第095899号责任编辑：高买花印刷：出版发行：电子工业出版社北京市海淀区万寿路173信箱邮编100036经销：各地新华书店开本：787×10921/16印张：18.75字数：480千字印次：2005年1月第1次印刷印数：4000册定价：29.80元凡购买电子工业出版社的图书，如有缺损问题，请向购买书店调换。若书店售缺

4、，请与本社发行部联系。联系电话：（010）68279077。质量投诉请发邮件至zlts@phei.com.cn，盗版侵权举报请发邮件至dbqq@phei.com.cn。前言本书系统介绍大规模集成电路的测试方法学和可测性设计，为读者进行更深层次的电路设计、模拟、测试和分析打下良好的基础，也为从事电路（包括电路级、芯片级和系统级）的设计、制造、测试和应用的专业人员建立一个相互交流的平台。国内关于大规模集成电路可测性设计方面的研究、开发尚处于起步阶段，系统地介绍这方面理论和方法的教材还十分匮乏，从事相关领域工作

5、的专业人员只能边实践边摸索来逐步掌握知识，本书即鉴于此需求系统地介绍该领域的基本概念、基本理论和设计方法。本书主要内容为电路测试和分析（将测试活动中的不同过程和不同方式，诸如验证、模拟、仿真和测试施加等都纳入测试范畴）的基本概念和理论，数字电路的描述和模拟方法，组合电路和时序电路的测试生成方法，专用可测性设计，扫描和边界扫描理论，IDDQ测试，随机和伪随机测试原理，各种测试生成电路结构及其生成序列之间的关系，与M序列相关的其他测试生成方法，内建自测试原理，各种数据压缩结构和压缩关系，专用电路Memory和

6、SoC等的可测性设计方法。著者一直探索集成电路测试和可测性设计的理论，密切关注国内外专业动向，书中内容一部分阐述基本理论，对近几年集成电路测试领域所取得的成果和有待深入研究的问题分别进行了论述，相当部分篇幅反映直至2003年底的理论成果，例如低功耗测试理论、SoC的测试开发策略等。本书许多数据都源于专业研究机构的报告或论著，具有参考价值和指导意义。本书体现了著者为系统、规范地诠释集成电路测试理论所进行的努力和尝试。对于不同方式的测试，诸如验证、模拟、仿真，对于测试的不同过程，诸如建模、测试生成、测试施加和

7、测试分析，都纳入测试范畴，用规范化术语系统论述，这样就从理论上明确了诸如验证、模拟、仿真之间的关系，也使术语的使用规范化，同时也为可测性分析、测试经济学等明确了研究范围，为电路的设计、制造、测试、EDA和ATE业界专业人员就测试方面建立通用的交流平台，做到理论和术语的“无缝连接”。为了分析和测试电路设计、制造的正确性，需要相应的规范化术语和检查、分析方法，以及用电路测试分析的故障模型来描述电路的不正常现象，因此分析和检测故障的方法应运而生，其主要内容为构造准确的失效模型、对原形设计的模型生成高效率的测试代

8、码、进行测试结果分析，这些都是本书的第一部分内容。第二部分对电路的模拟方法、组合电路和时序电路的确定性生成方法进行了详细的论述。第三部分介绍可测性分析。所谓的可测性，指电路容易测试，电路功能正确，且易于在电路的输入端施加信号，在电路的输出端容易观察电路的响应，电路设计和修改中就用可测性分析的方法和工具改善电路的结构。第四部分介绍可测性设计。随着电路的集成度和工艺的快速发展，测试设备的速度和处理能力难以适应，设计中采用内建自测试