数字逻辑课件第6章计数器.ppt

《数字逻辑课件第6章计数器.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、将教材第四章的4.4、4.5、4.6三部分归类为典型时序电路的设计，列为第六章；将教材第五章内容归类为一般时序电路的设计，列为第七章。望复习整理时予以注意。提示6.1计数器6.2寄存器6.5节拍分配器第六章典型同步时序电路的设计6.3移位寄存器6.4移位寄存器型计数器典型时序电路的状态数量是已知的，其转换比较简单、明确，规律性强，一般不用化简，较容易进行状态分配。而一般时序电路的设计，主要讨论原始状态图的建立、状态的化简、状态的分配等问题。典型同步时序电路的设计实现（1）基于触发器的设计（2）基于中规模时序器件的设计（3）基于硬件描述语言的建模1）根据已知的状态数画出状态图

2、；2）对状态进行编码；3）画出编码后的卡诺图形式的状态表（状态矩阵）；4）写出状态方程；5）选择触发器类型（本课程要求D或JK）；6）求出触发器的最简激励方程；7）画出规范的电路图；8）进行必要的讨论。基于触发器的典型同步时序电路设计步骤状态方程法（掌握）激励表法、卡诺图分区法、状态图法（自学）S1S3S2S4Sm计数器是一种对CP脉冲进行计数的逻辑电路，它的状态图为一个环，环中状态数m称为计数器的模。6.1计数器CP脉冲的有效沿到来时改变状态计数器的分类按数制：二进制计数器、十进制计数器、任意进制计数器按功能：加法计数器、减法计数器、可逆计数器按时序：异步计数器（串行计数

3、）、同步计数器（并行计数）按码制：任意编码计数器6.1.1二进制同步计数器的设计与描述例1：试用D触发器设计一个四位二进制同步加1计数器。1）状态图：01512345142）状态编码：Q4Q3Q2Q100000001001000110100111011110101Q4(t)Q3(t)Q2(t)Q1(t)Q4(t+1)Q3(t+1)Q2(t+1)Q1(t+1)000000010001001000100011001101000100010101010110…………1110111111110000状态转移表（次态真值表）3）建立卡诺图形式的状态表（状态矩阵）：4）求状态方程：5）

4、采用D触发器实现，Q(t+1)=D。6）与求出的状态方程比对，即可直接得出激励方程：整理可得=1&DQQDQQDQQDQQ=1=1&CPQ1Q2Q3Q47）画出电路图4321当采用D触发器构造二进制同步计数器时，随位数的增加，触发器输入端D的表达式结构是有规律的。即任意位二进制加1计数器，采用D触发器设计时，满足：8）分析你能根据此规律，画出五位二进制加1计数器的电路图吗？例2：试用JK触发器设计一个四位二进制同步加1计数器。1）~4）同例1，得到状态方程并整理JK触发器形式5）用JK触发器6）比较，求出Ji和Ki6）激励方程J3=K3=Q2Q1J2=K2=Q1J1=K1=

5、1J4=K4=Q3Q2Q17）电路图见教材P201当采用JK触发器构造二进制同步计数器时，随位数的增加，触发器输入端J、K的表达式结构是有规律的。即任意位二进制加1计数器，采用JK触发器设计时，满足：8）分析你能根据此规律，画出五位二进制加1计数器的电路图吗？以下激励表法、卡诺图分区法课件供学生自学时参考！例：试用JK触发器设计一个四位二进制同步加1计数器。（激励表法）JK触发器激励表4）根据JK触发器激励表建立激励矩阵激励方程J3=K3=Q2Q1J2=K2=Q1J1=K1=15）激励方程J3=K3=Q2Q1J2=K2=Q1J1=K1=1J4=K4=Q3Q2Q16）电路图见

6、教材P201当采用JK触发器构造二进制同步计数器时，随位数的增加，触发器输入端J、K的表达式结构是有规律的。即任意位二进制加1计数器，采用JK触发器设计时，满足：7）分析将例1中D触发器的激励方程变形，也可得出用JK触发器设计时的规律例：已知四位二进制同步加1计数器的状态表，试用状态方程法并采用JK触发器进行设计。用状态方程法求解——将根据状态表求出的状态方程转换成J-K触发器特性方程形式，求出激励方程J,K。阻塞法与特性方程比较，有J4=K4=Q3Q2Q1余下内容，请同学自己完成Q3原变量区例：已知四位二进制同步加1计数器的状态表，试用卡诺图分区法并采用JK触发器进行设计

7、。根据J-K触发器特性方程的特点，在现态的反变量区求J,在现态的原变量区求。例如：在Q3的原变量区域（子卡诺图），可求得K3，进而求得K3。在Q3的反变量区域（子卡诺图），可求得J3。余下内容，请同学自己完成上述逻辑电路也可以用VerilogHDL语言来描述，然后通过EDA工具的输入、综合、适配、仿真、下载等设计步骤，在可编程器件中形成电路。modulecounter(cp,dataout);inputcp;output[3:0]dataout;reg[3:0]dataout;always@(posedgecp)d