数字逻辑电路课件课件 w6.4计数器(）.ppt

《数字逻辑电路课件课件 w6.4计数器(）.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、6.4集成计数器集成计数器具有功能较完善、通用性强、功耗低、工作速率高且可以自扩展等许多优点，因而得到广泛应用。目前由TTL和CMOS电路构成的MSI计数器都有许多品种，表中列出了几种常用TTL型MSI计数器的型号及工作特点。常用TTL型MSI计数器1.同步集成计数器74LS16174LS161是模24(四位二进制)同步计数器，具有计数、保持、预置、清0功能，其逻辑电路及传统逻辑符号分别如下图(a)、(b)所示。它由四个JK触发器和一些控制门组成，QD、QC、QB、QA是计数输出，QD为最高位。OC为进位输出端，OC=QDQCQBQAT，仅当T=1且计数状态

2、为1111时，OC才变高，并产生进位信号。6.4.1二进制计数器74LS161计数器逻辑图；(b)传统逻辑符号计数器计数时：Cr=LD=1，PT=1，在CP作用下计数器正常计数，低位为全1时翻转，否则保持。当P、T中有一个为低时，各触发器J、K为0，计数器处于保持状态。CP为计数脉冲输入端，上升沿有效。Cr为异步清0端，低电平有效，只要Cr=0，立即有QDQCQBQA=0000，与CP无关。LD为同步预置端，低电平有效，当Cr=1，LD=0，在CP上升沿来到时，才能将预置输入端D、C、B、A的数据送至输出端，即QDQCQBQA=DCBA。P、T为计数器

3、允许控制端，高电平有效，只有当Cr=LD=1，PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低时，各触发器的J、K端均为0，从而使计数器处于保持状态。P、T的区别是T影响进位输出OC，而P则不影响OC。74LS161功能表1891674LS193ABVCCQBQAQCQDCPDCPUQCBQCCCrLDCD2.四位二进制同步可异计数器74LS193.Cr:清0LD:预置数控制QCC:进位输出QCB:借位输出D、C、B、A:预置数输入CPU:加计数脉冲输入CPD:减计数脉冲输入CrLDDCBACPUCPDQDQCQBQA1ddddddd000000

4、DCBAddDCBA01dddd1加计数01dddd1减计数功能表:74LS193型四位二进制可逆计数器逻辑图QATRS1TRS1TRS1TRSQBQCQD&&&&&&&1&&&1&&1&&11111CPUCPDCrLDABCD&&11QCBQCC例1:用74LS193利用反馈归零法构成十进制加法计数器CrCPUCPDDCBALDQDQCQBQAQCCQCB74LS193CP&1100000001001000110100101010011000011101100101例2:用74LS193利用预置数法构成模12减法计数器CrCPUCPDDCBA

5、LDQDQCQBQAQCCQCB74LS19311CP1&1110初态设置.LD11111110110111001011101010011000011101100101010000111.同步十进制加法计数器74LS160同步十进法计数器74LS160与同步二进制加法计数器74LS161（也即同步十六进制加法计数器）基本相同。异步置零，异步预置和保持功能与74LS161是完全相同的，只是计数规律有所差别。6.4.2十进制计数器&JCR&K&&≥1CPD0D1D2D3&JCR&KQ0&&≥1&JCR&KQ1&≥1Q2&&≥1&JCR&KQ3&&≥1&&11OC

6、EPET1&&计数器74LS160的逻辑图①该器件为双时钟工作方式，CPU是加计数时钟输入，CPD是减计数时钟输入，均为上升沿触发，采用8421BCD码计数。②Cr为异步清0端，高电平有效。③LD为异步预置控制端，低电平有效，当Cr=0、LD=0时预置输入端D、C、B、A的数据送至输出端，即QDQCQBQA=DCBA。④进位输出和借位输出是分开的。OCC为进位输出，加法计数时，进入1001状态后有负脉冲输出，脉宽为一个时钟周期。OCB为借位输出，减法计数时，进入0000状态后有负脉冲输出，脉宽为一个时钟周期。2.十进制可逆集成计数器74LS192QD

7、QCQBQACrDCBACPDCPuST1≥1ST0≥1&&&≥1&≥1&ST2≥1ST3≥1&&&&≥1&≥1&&1111&&RRRR74LS192逻辑图