数字逻辑第4章-时序逻辑电路ppt课件.ppt

数字逻辑第4章-时序逻辑电路ppt课件.ppt

ID:58780946

大小:2.14 MB

页数:121页

时间:2020-10-03

数字逻辑第4章-时序逻辑电路ppt课件.ppt_第1页
数字逻辑第4章-时序逻辑电路ppt课件.ppt_第2页
数字逻辑第4章-时序逻辑电路ppt课件.ppt_第3页
数字逻辑第4章-时序逻辑电路ppt课件.ppt_第4页
数字逻辑第4章-时序逻辑电路ppt课件.ppt_第5页
资源描述:

《数字逻辑第4章-时序逻辑电路ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四章时序逻辑电路4.1时序逻辑电路概述4.2触发器4.3同步时序逻辑电路4.4脉冲异步时序逻辑电路4.5常用中规模集成时序逻辑电路及其应用数字逻辑电路按其工作特点可分为两大类:组合逻辑电路和时序逻辑电路。组合逻辑电路某一时刻的输出只取决于此时刻的输入。主要描述工具采用真值表。时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入,还取决于过去的输入(历史状态)。主要描述工具采用状态图和状态表。4.1时序逻辑电路概述1.同步时序电路的结构框图组合逻辑电路记忆电路………………X1XnZmZ1内部输出内部

2、输入yry1Y1Yr时钟Zi=fi(x1,…,xn,y1,…,yr)i=1,…,m输出函数Yj=gj(x1,…,xn,y1,…,yr)j=1,…,r激励函数同步时序电路的结构框图分类输入逻辑(f)存储元件M输出逻辑(g)输出(O)(S)CLK激励变量(E)输入(I)状态变量输入逻辑(f)存储元件M输出逻辑(g)输出(O)(S)CLK激励变量(E)状态变量输入(I)输出只与状态有关:“Moore”型CLK:脉冲输出与输入和状态都有关:“Mealy”型2、同步时序逻辑电路的描述(1)状态表:现态次态/

3、输出输入xyy(n+1)/z现态次态输出输入xyy(n+1)zMealy型电路状态表的格式Moore型电路状态表的格式(2)状态图:yy(n+1)x/zMealy型状态图形式Moore型状态图形式y/zy(n+1)/zx4.2触发器1、R-S触发器(1)基本R-S触发器“或非”门构成基本R-S触发器RSQ_Q≥1≥1Q(n+1)RS00Q不变011置1100置011d不允许“与非”门构成基本R-S触发器SRQ_QQ(n+1)RS11Q不变010置0101置100d不允许&&QQRSQQRS“或非”

4、门构成的基本R-S触发器逻辑符号“与非”门构成的基本R-S触发器逻辑符号例:说明由RS触发器组成的防抖动电路的工作原理,画出对应输入波形的输出波形。SQRQ&&(2)时钟控制R-S触发器RSQCRSQcp&&&&Q(n+1)RS00Q不变011置1100置011d不允许Q(n+1)=S+RQ且R·S=0(R、S不能同时为1)“空翻”现象:在时钟信号作用期间,如果输入信号发生变化,触发器状态会跟着变化,从而在一次时钟信号作用期间,可能引起触发器多次翻转,这种现象称为“空翻”。为了解决这一现象,可采用

5、主-从型结构。0d110d10RSQ0001111001主从R-S触发器CPRS_QQRSCPQ(n+1)10001100Q11d存数保持不允许从主主从R-S触发器CP正脉冲期间主触发器接受R-S的输入,从触发器关闭;CP负脉冲期间主触发器状态打入从触发器.利用CP脉冲的两个相位隔离了主从触发器的状态,从而保证稳定的接收和输出。1&&&&&&&&2.D触发器:解决R-S触发器中,当R=S=1时,出现状态不稳定现象。QQCPD(S)QCP&&&&(R)DQ(n+1)D0011Q(n+1)=D维持阻塞

6、D触发器:置初值CPDQ(n+1)01xx010xx111DD&&CPQD&&&&D触发器功能表DSDRDSQDCPDRDSDR维持阻塞D触发器:解决“空翻”&&CPQD&&&&CPDQ(n+1)01xx010xx111DDD触发器功能表DRDSQDCPDRDS置1阻塞线置0阻塞线置1维持线置0维持线3.J-K触发器JKCPQ(n+1)00Q01010111CP_QQKJ&&&&QJCPK10011100JKQ0001111001Q(n+1)=JQ+KQJ-K触发器的状态图和状态表J-K触发器的状

7、态表现态Q次态Q(n+1)JK=00JK=01JK=11JK=100101001011J-K触发器的状态图01JK10,1101,1100,1000,01主从J-K触发器:防止“空翻”CP_QQKJ&&&&&&&&1在CP正脉冲期间,主触发器接收是JQ,KQ;CP负脉冲期间,主触发器状态打入从触发器。QJCPKRDSDJ-K触发器时序图JKQQQ的变化发生在CP脉冲的后沿(下降沿)J-K触发器应用:计数器Q2Q1Q00000010100111001011101113位二进制计数器计数规律:Q0位为

8、1时,Q1位计数。Q1Q0位为11时,Q2位计数。J-K触发器应用:计数器JQCP_KQJQCP_KQJQCP_KQ“1”CP……Q0Q2每个触发器都处于count或者hold状态Q1&4.T触发器TCPQ(n+1)0Q1QCP_QQ&&&&QQTCP0110TQ0101Q(n+1)=TQ+TQTT触发器的状态图和状态表T触发器的状态表现态Q次态Q(n+1)T=0T=1010110T触发器的状态图T110001防止“空翻”:通常采用主从结构或 维持阻塞结构。QTCP4.3同步时序逻

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。