资源描述：
《数字逻辑电路第6章时序逻辑电路课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第6章时序逻辑电路6.1时序逻辑电路的分析6.2时序逻辑电路的设计6.1时序逻辑电路的分析分析时序逻辑电路,就是要根据电路的逻辑图,总结出其逻辑功能并用一定的方式描述出来。时序逻辑电路常用的描述方式有逻辑方程、状态（转换）表、状态（转换）图、时序图等。一般而言,同组合逻辑电路相比,时序逻辑电路的分析更为复杂一些。而由于时钟信号的不同特点,同步时序逻辑电路和异步时序逻辑电路的分析又有所不同。6.1.1同步时序逻辑电路的分析分析同步时序逻辑电路的一般步骤:（1）根据逻辑图写方程,包括时钟方程、输出方程、各个触发器
2、的驱动方程。由于同步时序逻辑电路的时钟都是统一的,所以时钟方程也可以省略不写。（2）将驱动方程代入触发器的特性方程,得到各个触发器的状态方程。（3）根据状态方程和输出方程进行计算,求出各种不同输入和现态情况下电路的次态和输出。根据计算结果列状态表。（4）画状态图、时序图。【例6.1】分析图6―33所示的同步时序逻辑电路。解:(1)写出方程。时钟方程:CP0=CP1=CP2=CP输出方程:C=Qn0Qn1Qn2驱动方程:J0=K0=1,J1=K1=Qn0,J2=K2=Qn0Qn1图6―33同步时序逻辑电路（2）
3、将驱动方程代入JK触发器的特性方程,求各个触发器的状态方程。JK触发器的特性方程为各个触发器的状态方程为（3）根据状态方程和输出方程进行计算,列状态表,如表6―16所示。表6―16例6.1同步时序逻辑电路的状态表（4）画状态图、时序图,分别如图6―34和图6―35所示。图6―34例6.1同步时序逻辑电路的状态图图6―35例6.1同步时序逻辑电路的时序图【例6.2】分析图6―36所示的同步时序逻辑电路。图6―36例6.2同步时序逻辑电路解:(1)写出方程。时钟方程:CP0=CP1=CP2=CP输出方程:无。驱动
4、方程:J0=K0=1J1=K1=AQn0J2=K2=AQn0Qn1（2）将驱动方程代入JK触发器的特性方程,求各个触发器的状态方程。JK触发器的特性方程为各个触发器的状态方程为（3）根据状态方程和输出方程进行计算,列状态表,如表6―17所示。表6―17例6.2同步时序逻辑电路的状态表（3）根据状态方程和输出方程进行计算,列状态表,如表6―17所示。（4）画状态图、时序图。根据状态表可以画出电路的状态图如图6―37所示。图中的“1,0/”表示输入信号A为1或0。图6―38为在图6―36所示的输入信号和时钟信号作
5、用下,电路中各个触发器状态的时序图。图6―37例6.2同步时序逻辑电路的状态图图6―38例6.2同步时序逻辑电路的时序图4.3.2异步时序逻辑电路的分析和同步时序逻辑电路不同,异步时序逻辑电路中各个触发器的时钟信号不是统一的。也就是说,异步时序逻辑电路中各个触发器的状态方程不是同时成立的。分析异步时序逻辑电路时,必须要确定触发器的时钟信号是否有效。分析异步时序逻辑电路的一般步骤:（1）根据逻辑图写方程,包括时钟方程、输出方程及各个触发器的驱动方程。（2）将驱动方程代入触发器的特性方程,得到各个触发器的状态方程
6、。（3）根据时钟方程、状态方程和输出方程进行计算,求出各种不同输入和现态情况下电路的次态和输出,根据计算结果列状态表。在计算的时候,要根据各个触发器的时钟方程来确定触发器的时钟信号是否有效。如果时钟信号有效,则按照状态方程计算触发器的次态;如果时钟信号无效,则触发器的状态不变。（4）画状态图、时序图。图6―39异步时序逻辑电路
