数字电路与逻辑电路设计第9章实验.ppt

《数字电路与逻辑电路设计第9章实验.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第9章实验本章要点实验是进行科学研究、创新的重要方法。开设实验课的目的就是培养探索科学精神，掌握科学研究的正确方法，提高实验能力。数字电路与逻辑设计实验是电类专业学生培养逻辑思维，建立工程应用思维重要的一环本章实验以一完整课题的形式，分离出几个相对独立又有联系的基础实验项目，最后合而为一成为系统。既对基本理论知识进行验证与强化，又建立系统设计的概念；既通过集成元器件构成的功能电路进行了基础训练，又从功能电路之间的构成关系中达到理论知识的全面贯通，同时加强了系统总体调试的方法训练。做好本课程实验也为后续课程

2、的学习奠定良好基础。实验中重点注意系统的逻辑构思，正确选用搭配元器件，分析逻辑时序关系，逻辑概念；以工程应用的要求来对待实验。设计项目：多路巡回显示数据采集系统的设计实验一TTL门电路逻辑功能测试及三态输出门应用实验二中规模组合逻辑芯片的应用及组合逻辑设计实验四存储器的应用扩展电路实验五模数转换器的应用实验三中规模时序逻辑芯片的应用及时序电路设计1、实验基础及方法2、门电路及分时控制1、译码器及数据选择器2、组合逻辑芯片数据手册3、组合逻辑电路的设计1、MSI计数器及分频器2、时序电路芯片数据手册3、计数器

3、的应用及其级联功能完善扩展设计1、时序图及其控制关系2、AD转换器的转换关系及其使用1、数码管及其动态显示2、存储器及其编程文件3、存储器设计复杂译码器实验六：多路巡回显示数据采集系统的设计实验体系整体说明实验一TTL门电路逻辑功能测试及三态输出门应用一、实验目的1、熟悉和掌握综合实验箱的基本操作功能2、掌握与或非门逻辑功能及多余输入端的处理方法3、掌握三态输出门的逻辑功能及典型应用4、掌握简单组合逻辑电路的设计二、实验设备及用具1、数字逻辑实验箱一台2、双踪示波器一台3、万用表一只4、74LS002片;7

4、4LS54、74LS125各1片;连接导线若干三、实验的基本原理集成逻辑门电路是最简单和最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。基本逻辑运算有与、或、非运算，相应的基本逻辑门有与、或、非门。目前已有门类齐全的集成门电路，如与非门、或非门、与或非门、异或门等。虽然大、中规模集成电路相继问世，但组成某一个系统时，仍少不了各种门电路。TTL集成电路由于工作速度快、输出幅度较大、种类多、不易损坏等特点而使用较广。1、4路（2-3-3-2）输入的与或非门74LS54逻辑表

5、达式：74LS54的逻辑符号和引脚图如图9-1所示（1）三种状态：高电平、低电平和高阻态。（2）控制端EN(使能端)：两种使能方式---低电平使能和高电平使能端无效时---输出门处于高阻态，相当于电路与负载断开。逻辑符号、引脚图及功能表如图9-2所示2、三态输出门--74LS1253、三态输出门实现多路信息的分时采集注意：不允许有两个或两个以上三态门的控制端同时处于使能状态，因此操作本实验时，我们设计一个2-4译码器分时控制使能端！电路如图9-3所示四、实验内容及要求1、熟悉综合实验箱的基本功能；2、与或非

6、门逻辑功能的测试及多余输入端的处理以与或非门74LS54作为测试器件，正确处理多余输入端（C、D、E、H、I、J），最终实现逻辑表达式多余输入端状态处理（0、1、悬空）CDEHIJ输入端输出端输入端输出端ABFGYABFGY0000100000011001001010100011101101001100010111010110111001111111表9-374LS54逻辑功能测试3、应用三态输出门实现多路信号分时传输（总线传输）（1）使能控制器的设计（2-4译码器）如前所述，总线传输中三态门的使能端只能一

7、个有效（即只允许一个EN=0），因此需要设计一个“使能控制器”。要求：A：“使能控制器”由两个输入端（A、B）和四个选通输出端（E0、E1、E2和E3）组成。其真值表如表9-2。B、应用2输入与非门完成“使能控制器”的电路设计，其中74LS00含四个2输入与非门，2输入与非门逻辑符号及74LS00引脚图如图9-4。（2）实现多路信号分时传输的测试结合图9-3及前面设计的“使能控制器”电路完成多路信号分时传输的电路图，在通道输入端（1A、2A、3A和4A）分别输入不同的四组连续脉冲信号，通过改变通道选择端（Ａ

8、、Ｂ）的端口状态，观察总线输出（Y）的变化。Q100011011f=??f=??f=??f=??f=??五、实验步骤1、测试与或非门逻辑的功能①根据实验内容的要求画出实验逻辑接线图并连接电路；②确认电路电源连接正确后，闭合实验箱的总电源和+5V电源开关;③合理设置多余输入端C、D、H、I及J的状态，按照表9-3所列的输入变量，分别测试的相应的输出电平；④将C、D、H、I及J的处理状态，测试结果一并记入表9-3中；