数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt

数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt

ID:59267829

大小:3.07 MB

页数:41页

时间:2020-09-22

数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt_第1页
数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt_第2页
数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt_第3页
数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt_第4页
数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt_第5页
资源描述:

《数字电路与逻辑电路设计 第6章 半导体存储器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章半导体存储器本章要点本章主要介绍静态随机存储器与动态随机存储器的电路结构特点和工作原理,并且概括地介绍了只读存储器的结构特点和只读存储器的类型。重点介绍存储器的扩展方法。动态MOS存储单元6.1概述半导体存储器:用于储存大量二进制数据的半导体器件,它是由存储单元矩阵构成。位(bit):二进制中的一个数码,它是半导体存储器中存储数据的最小单位。字节(Byte):8位(bit)二进制数。半字节(nibble):一个字节分为两组,4位为半个字节字(word):一个完整的信息单位,通常一个字包含一个或多个字

2、节。半导体存储器由存储单元矩阵构成,每个存储单元中要么是0,要么是1,每个矩阵单元可以通过行和列的位置来确定,存储单元矩阵可以有几种不同的构成形式。32个存储单元的半导体存储器半导体存储器的重要指标:1.存储容量指存储器可以容纳的二进制信息量,以存储器中存储地址寄存器(MAR,MemoryAddressRegister)的编址数与存储字位数的乘积表示,M位地址总线、N位数据总线的半导体存储器芯片的存储容量为2M×N位。如,某存储器芯片的MAR为16位,存储字长为8位,则其存储容量为216×8位=64K×8位

3、,64K即16位的编址数。2.存储速度存储器的存储速度可以用两个时间参数表示:“存取时间”(AccessTime)TA和“存储周期”(MemoryCycle)TMC,存储周期TMC略大于存取时间TA。启动一次存储器操作,到完成该操作所经历的时间起动两次独立的存储器操作之间所需的最小时间间隔6.2随机存储器随机存取存储器也称随机存储器或随机读/写存储器(RANDOM-ACCESSMEMORY),简称RAM。RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息,分为静态随机存取存储器(SRAM

4、)和动态随机存取存储器(DRAM)。(1)SRAM(STATICRANDOM-ACCESSMEMORY)MOS管组成的单极型SRAM是由6个MOS管组成的双稳态触发电路。SRAM的特点是只要电源不撤除,写入SRAM的信息将不会消失,不需要刷新电路。同时再读出时不破坏原存信息,一经写入可多次读出。SRAM的功耗较大,容量较小,存取速度较快。(2)DRAM(DynamicRANDOM-ACCESSMEMORY)DRAM是利用MOS管的栅极对其衬底间的分布电容来保存信息,以储存电荷的多少,即电容端电压的高低来表示

5、“1”和“0”。DRAM的每个存储单元所需的MOS管较少,可以由4管、3管和单管MOS组成,因此DRAM的集成度较高、功耗也低。但缺点是保存在DRAM中的信息——MOS管栅极分布电容上的电荷会随着电容器的漏电而逐渐消失,一般信息保存时间为2ms左右。为了保存DRAM中的信息,每隔1~2ms要对其刷新一次,因此采用DRAM的计算机必须配置刷新电路。另外,DRAM的存取速度较慢,容量较大。一般微机系统中的内存都采用DRAM。6.2.1静态随机存储器1.电路结构SRAM主要由存储矩阵、地址译码器和读/写控制电路三

6、部分组成。SRAM结构示意图①存储矩阵由许多存储单元排列组成,每个存储单元能存放一位二值信息(0或1),在译码器和读/写电路的控制下,进行读/写操作。说明:②地址译码器一般都分成行地址译码器和列地址译码器两部分,行地址译码器将输入地址代码的若干位A0~Ai译成某一条字线有效,从存储矩阵中选中一行存储单元;列地址译码器将输入地址代码的其余若干位(Ai+1~An-1)译成某一根输出线有效,从字线选中的一行存储单元中再选一位(或n位),使这些被选中的单元与读/写电路和I/O(输入/输出端)接通,以便对这些单元进行

7、读/写操作。③读/写控制电路用于对电路的工作状态进行控制。CS称为片选信号,当CS=0时,RAM工作;CS=1时,所有I/O端均为高阻状态,不能对RAM进行读/写操作。R/W称为读/写控制信号。R/W=1时,执行读操作,将存储单元中的信息送到I/O端上;当R/W=0时,执行写操作,加到I/O端上的数据被写入存储单元中。2.SRAM的静态存储单元六管NMOS存储单元说明:①V1~V4管:构成基本RS触发器,用于存储数据;②V5、V6管:行选通管,受行选线X控制。X=0时,两个管子截止;X=1时,两个管子导通,

8、存储的数据送到位线上;③V7、V8管:列选通管,受列选线Y控制,列选线Y为高电平时,位线上的信息被分别送至输入输出线,从而使位线上的信息同外部数据线相通。工作原理:①读出操作:当行选线X和列选线Y同时为“1”,则存储信息Q和Q被读到I/O线和I/O线上。②写入信息操作当X、Y线为“1”时,将要写入的信息加在I/O线上,经反相后I/O线上有其相反的信息。信息经V7、V8和V5、V6加到触发器的Q端和Q端,也就是加在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。