EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt

EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt

ID:51617324

大小:737.00 KB

页数:24页

时间:2020-03-26

EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt_第1页
EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt_第2页
EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt_第3页
EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt_第4页
EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt_第5页
资源描述:

《EDA技术应用 龚江涛电子教案项目六 数字时钟.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《EDA技术应用》项目课件项目八数字时钟的原理图VHDL混合设计一、项目描述数字时钟是最常用的计时电路。本项目是要在CPLD上设计一个数字时钟要求采用24小时制,可显示时、分、秒,并且具有校时功能,可以对时和分单独调节。1.项目任务一、项目描述2.项目目标序号类别目标一知识掌握数字时钟的原理掌握多位共阳数码管动态扫描显示驱动及编码。掌握层次化设计方法。强化VHDL各语句的综合编程能力。二技能掌握由VHDL程序生成原理图元件的方法掌握复杂时序逻辑电路的层次化设计方法会使用QuartusII软件进行原理图及VHDL混合设计方法三职业素养学生的沟通能力及团队协作精神良好的职业道德质量、成本、安全、

2、环保意识设计的规范性二、项目资讯一般数字时钟包含计数,分计数,时计数,数码管动态扫描,数码管译码等多个模块。能进行时、分、秒走时显示,并且有定时与闹钟功能,能在设定的时间发出闹铃声,能非常方便地对时、分、秒,进行手动调节,以校准时间,在整点是能提供报时信号。三、项目分析1.系统功能分析数字时钟由6个共阴极的数码管组成时、分、秒的显示。时、分、秒的计数分别由24进制的时计数模块和60进制的分计数及秒计数模块完成。在此基础上加入调时、调分功能。三、项目分析2.硬件电路设计数字时钟电路完全由CPLD内部电路实现,显示电路由外部的6位数码管来完成秒脉冲和扫描脉冲由外部数字时钟源提供,复位及调分、调时

3、分别由外部3个按键输入,输出分别连接到数码管的位选和段码,三、项目分析3.软件设计思路与项目7相同,采用自顶向下的设计方法,并采用混合设计方法。秒表分解数字时钟就可以分解成秒计数、分计数、时计数、动态扫描和数码管显示译码五大功能子模块以及一个顶层模块。子模块全部可以采用VHDL语言来设计,其中数码管显示译码模块可以直接采用项目六设计好的程序。顶层模块对功能子模块的连接,采用原理图设计来实现。三、项目分析数字钟模块框图三、项目分析--秒计数模块三、项目分析--分计数模块三、项目分析--时计数模块三、项目分析--动态扫描模块四、项目实施微机一台(WindowsXP系统、安装好QuartusⅡ5.

4、0等相关软件)EDA学习开发板一块USB电源线一条ISP下载线一条。硬件平台准备四、项目实施——1.QuartusⅡVHDL设计输入法(1)创建工程在D:alteraQuartus50exampleclock下建立项目clock,选择EPM240T100C5作为目标器件建立并编辑seccount.vhd、mincount.vhd、count24.vhd、scanselect.vhd、seg7.vhd五个文件。其中seg7.vhd在项目三的项目中已经设计成功,可以直接添加到工程中。(2)建立编辑VHDL设计文件四、项目实施——1.QuartusⅡVHDL设计输入法(3)各子模块单独编译

5、、仿真秒模块的仿真结果分模块的仿真结果四、项目实施——1.QuartusⅡVHDL设计输入法扫描模块的仿真结果时模块的仿真结果四、项目实施——1.QuartusⅡVHDL设计输入法(4)建立编辑顶层原理图设计文件右键点击seccount.vhd,在弹出的菜单中选择CreateSymbolFilesforcurrentFile,创建seccount.vhd文件的图元右键点击seccount.vhd,在弹出的菜单中选择CreateSymbolFilesforcurrentFile,创建seccount.vhd文件的图元创建顶层原理图文件clock.bdf,在原理图编辑窗口双击鼠标左键,在弹出的S

6、ymbol窗口中的Library栏中,单击Project前面的加号,在展开目录中可以找到刚才通过.vhd文件创建的5个图元。四、项目实施——1.QuartusⅡVHDL设计输入法编辑完成顶层原理图设计文件四、项目实施——1.QuartusⅡVHDL设计输入法整个项目全编译,并进行波形仿真四、项目实施——1.QuartusⅡVHDL设计输入法(5)引脚分配根据设计实体结构和硬件电路要求,对引脚进行引脚分配。资源模块功能引脚PIN]备注时钟信号250~256KHZ14跳线J121~16HZ12跳线J13按扭S1100复位S21调时S32调分数码管A67数码管笔段AB61数码管笔段BC55数码管笔

7、段CD57数码管笔段DE58数码管笔段EF66数码管笔段FG54数码管笔段G74LS138A53数码管位选74LS138B52数码管位选74LS138C51数码管位选(6)编程下载完成全编译,进行器件下载编程。四、项目实施2.硬件电路调试及排故电路调试:1.根据项目需要,接通电源后,观察时钟计数是否符合设计要求。按下清零键,观察清零是否正常。按下调时、调分键,观察调节是否正常。故障分析及排除:1.时、分、秒显

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。