用FPGA实现的流水灯VHDL代码.doc

《用FPGA实现的流水灯VHDL代码.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、设计目的：在8盏LED灯每隔一秒钟顺序循环提供高电平使LED亮，复位键使LED全部置低电平使LED灭，重新进行流水灯。RST→CLK→èLED(0)èLED(1)èLED(2)èLED(3)èLED(4)èLED(5)èLED(6)èLED(7)设计分析：端口：输入端口：clk,rst输出端口：LED0~LED7功能：8盏LED灯实现流水灯中间变量：signalcnt:STD_LOGIC_VECTOR(25downto0);signalLED:STD_LOGIC_VECTOR(7downto0);variablestep:integerrange0t

2、o8;其中cnt实现记数功能，对时钟进行分频。Step实现让具体哪一盏灯亮。使用引脚：复位rst(Y18)、时钟clk(D11)、LED灯(N19、N15、R20、R18、U20、T18、U18、W20);具体设计：1、打开设计软件XilinxISE11，新建工程2、新建VHDLModule设置代码，对时钟进行分频：libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityLED_FLASH_VHDis

3、Port(clk:inSTD_LOGIC;rst:inSTD_LOGIC;LED_RUN:outSTD_LOGIC_VECTOR(7downto0));endLED_FLASH_VHD;architectureBehavioralofLED_FLASH_VHDissignalcnt:STD_LOGIC_VECTOR(25downto0);signalLED:STD_LOGIC_VECTOR(7downto0);beginprocess(clk,rst)variablestep:integerrange0to8;beginif(rst='0')then

4、LED<="00000000";step:=0;cnt<=(others=>'0');elsif(clk'eventandclk='1')thenif(cnt="11111110010100000011001100")thencasestepiswhen0=>LED<=(others=>'0');when1=>LED<=(0=>'1',others=>'0');when2=>LED<=(1=>'1',others=>'0');when3=>LED<=(2=>'1',others=>'0');when4=>LED<=(3=>'1',others=>'0

5、');when5=>LED<=(4=>'1',others=>'0');when6=>LED<=(5=>'1',others=>'0');when7=>LED<=(6=>'1',others=>'0');when8=>LED<=(7=>'1',others=>'0');endcase;step:=step+1;if(step>=9)thenstep:=0;endif;cnt<=(others=>'0');elsecnt<=cnt+1;endif;endif;endprocess;LED_RUN<=LED;endBehavioral;1、对管脚进行约束

6、。添加newsource选择ImplementationConstraintsFile单击Implementation下的ucf文件，在process双击EditConstraints编写约束代码。Net"rst"LOC=Y18;Net"clk"LOC=D11;Net"LED_RUN<0>"LOC=N19;Net"LED_RUN<1>"LOC=N15;Net"LED_RUN<2>"LOC=R20;Net"LED_RUN<3>"LOC=R18;Net"LED_RUN<4>"LOC=U20;Net"LED_RUN<5>"LOC=T18;Net"LED_R

7、UN<6>"LOC=U18;Net"LED_RUN<7>"LOC=W20;4、返回vhd文件,Process窗口，双击ManageConfigurationProject(iMPACT)进行烧录。双击BoundaryScan，在右边空白处单击右健，选择InitializeChain双击图标选择bit文件。右键图标选择Program