欢迎来到天天文库
浏览记录
ID:50920632
大小:1.54 MB
页数:80页
时间:2020-03-16
《《数字电子技术基础》可编逻辑器件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第10章可编程逻辑器件和硬件描述语言数字逻辑器件可分为三类:(1)标准产品:器件的逻辑功能是由制造商确定的,如TTL、CMOS等中小规模集成器件。常见的标准产品有译码器、数据选择器、计数器等。用标准产品构成数字系统需要较多的元件、体积大、功耗大、成本较高。(2)由软件组态的大规模集成器件:如微处理器及其可编程外围器件。微处理器系统智能化程度高,灵活方便。(3)专用集成电路(ASIC—ApplicationSpecificIntegratedCircuit):专用集成电路的逻辑功能是由用户定义或者由用户编程确定的,通常是利用电路结构实现逻
2、辑功能,而不是执行软件。可编程逻辑器件(PLD--ProgrammableLogicDevice)是一种专用大规模集成电路器件。第10章可编程逻辑器件和硬件描述语言10.1与或阵列型PLD10.2查找表型PLD*10.3PLD的设计流程*10.4硬件描述语言用可编程逻辑器件构成的数字系统不仅所用元件少、体积小、功耗低、可靠性高、成本小,而且使用灵活、速度快。按电路结构,PLD可分为与或阵列型PLD和查找表型PLD。本章介绍它们的结构、工作原理及其设计流程。10.1与或阵列型PLD10.1.1与或阵列型PLD的原理缓冲器通常提供输入变量和
3、反馈变量的原和反;由与阵列产生这些变量的乘积项;由或阵列求乘积项的逻辑和。用户可对两个阵列(或其中之一)和输出电路进行编程。编程元件通常类是于是第9章中介绍的可编程只读存储器的元件,即熔丝元件、叠栅MOS管、隧道MOS管和闪存MOS管。与或阵列型PLD有可编程只读存储器(PROM)可编逻辑阵列PLA-ProgrammableLogicArray)可编阵列逻辑(PAL-ProgrammableArrayLogic)通用阵列逻辑(GAL-GenericArrayLogic)复杂PLD(CPLD-ComplexPLD)CPLD是多个逻辑功能块
4、组成的可编程逻辑器件,芯片内部集成1000个以上的等效逻辑门,所以称为高密度可编程逻辑器件(HDPLD-HighDensityProgrammableLogicDevices)以逻辑与为例,行线与列线的连接方式有:不相连,固定连接“·”,可编程连接“×”(用熔丝或浮栅管等相连)。“·”和“×”表示相应的输入项是乘积项的因子,不相连的输入项则不是乘积项的因子。ABCDP与:P=ABCABCDY或:P=B+C+DABCDP与:P=ABCD与:P=ABCDABCDP引脚AAAAA1A0A缓冲器PLD的常用逻辑符号数据选择器YABY=A+B异或
5、:例3×3PROM的结构和实现一位全加器。编程元件:熔丝元件、叠栅MOS管、隧道MOS管和闪存MOS管。10.1.2通用阵列逻辑GAL1.基本结构有8个输入缓冲器(第2~9管脚)和8个反馈缓冲器,它们的输出作为与阵列的输入(与阵列的32条列线)。与阵列有64个乘积项输出,PT0~PT63(标有数字的行线),64行×32列=2048个可编程单元构成与阵列。10.1.2通用阵列逻辑GAL1.基本结构有8个输出逻辑宏单元,分为2组:OLMC(12)~OLMC(15)组,OLMC(19)~OLMC(16)组。1个时钟输入端(第1脚)和1个三态使
6、能输入端OE(第11脚),它们也可作为数据输入端。5V电源端(第20脚)和接地端(第10脚),图中未画出。2.结构控制字结构控制字的作用:配置其片内资源。结构控制字的组成:8个OLMC有2个公共的结构控制单元AC0和SYN每个OLMC还各有2个可编程的结构控制单元AC1(n)和XOR(n)[n=12~19]。PT0~PT63位分别控制与阵列的64个乘积项是否使用。3.输出逻辑宏单元(OLMC)及其工作模式8输入或门乘积项选择器三态选择器极性选择D触发器旁路选择器反馈选择器SYNAC0AC1(n)工作模式备注101专用输入实现组合逻辑电路
7、。第1和11管脚作为数据输入端。100专用组合输出111反馈组合输出011时序组合输出实现时序逻辑电路。第1和11管脚分别是CK和OE。010寄存器输出GAL的编程数据由逻辑设计软件产生,通过编程器写入GAL,不需要设计者手工设计。所以,GAL的设计和使用方便。根据结构控制字中SYN、AC0、AC1(n)和XOR(n)的数据,可以将OLMC配置成5种工作模式之一。当SYN=1时,用于实现组合逻辑电路,第1和11管脚作为数据输入端;当SYN=0时,用于实现时序逻辑电路,第1管脚作时钟输入CK,第11管脚作输出使能OE。OLMC的5种工作模
8、式到与阵列组合逻辑:或+异或+三态组合逻辑:或+异或+三态+反馈时序电路中的组合逻辑:或+异或+三态或+异或+触发器+三态+反馈10.1.3复杂可编程逻辑器件(CPLD)CPLD器件内部集成了多个比GAL功
此文档下载收益归作者所有