《数字电子技术基础》第7章高密度可编程逻辑器件ppt课件.ppt

《《数字电子技术基础》第7章高密度可编程逻辑器件ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、7.1概述7.2复杂可编程逻辑器件（CPLD）7.3现场可编程门阵列（FPGA）第7章高密度可编程逻辑器件（1）高集成密度。（2）速度高、功耗低、抗噪声容限较大。（3）在系统编程能力。（4）可测试性能力。（5）加密能力。第7章高密度可编程逻辑器件4.编程特性2.互连结构1.集成密度3.编程元件7.1概述7.1.1HDPLD的分类专用输出门阵列结构如图7.1.1所示。这种结构有一个输入、一个输出和四个乘积项，输出部分采用或非门，称为低电平有效PAL器件。图7.1.1专用输出门阵列结构7.1概述7.1.2可编程阵列逻辑（PAL）器件

2、1.专用输出门阵列结构可编程I/O输出结构如图7.1.2所示。这种结构有两路输入，一路来自外部的输入信号I，另一路则是来自组合函数的输出反馈或者是来自I/O引脚。图7.1.2可编程I/O输出结构7.1概述2.可编程I/O输出结构寄存器型输出结构如图7.1.3所示，也可以称作时序结构，适用于计数器和移位寄存器设计等。图7.1.3寄存器型输出结构7.1概述3.寄存器型输出结构带异或门的寄存器型输出结构如图7.1.4所示，乘积项只有4个，输入信号和寄存器型输出结构一样，只不过在寄存器输出结构上增加了一个异或门，把乘积项分割成两个和项，

3、这两个和项在触发器的输入端异或之后，在时钟上升沿到来时存入触发器的输出端，经使能信号是否有效送到输出引脚。图7.1.4带异或门的寄存器输出结构7.1概述4.带异或门的寄存器型输出结构最常见的GAL器件GAL16V8的逻辑电路图如图7.1.6所示，该器件包括了8个输入缓冲器和8个输出反馈/输入缓冲器、8个三态输出缓冲器、8个输出逻辑宏单元、一个输出使能且低电平有效的缓冲器和一个时钟输入缓冲器。7.1概述7.1.3通用阵列逻辑（GAL）器件1.GAL的基本电路结构输出逻辑宏单元OLMC由或门、异或门、D触发器、多路选择器MUX、时钟

4、控制、使能控制和编程元件等组成，如图7.1.7所示。图7.1.7输出逻辑宏单元OLMC7.1概述2.输出逻辑宏单元OLMC乘积项数据选择器PTMUX1）输出数据选择器OMUX2）反馈数据选择器FMUX3）三态数据选择器TSMUX4）7.1概述1)专用输入组态2)专用输出组态3)组合I/O组态4)寄存器组态5)寄存器组合I/O组态7.1概述3.输出逻辑宏单元OLMC组态1)通用性和灵活性2)可编程性3）可测试性4)低功耗7.1概述4.GAL器件的特点在系统编程芯片EPM7128S是一种高性能E2CMOS可编程逻辑器件,图7.2.1

5、是其PLCC封装84端子的引脚图，各个引脚功能如下。图7.2.1EPM7128SPLCC封装84引脚图7.2.1Altera7000系列EPM7128S7.2复杂可编程逻辑器件（CPLD）EPM7128S的每个逻辑阵列块LAB中有16个宏单元，EPM7064S和EPM7160S的宏单元较少或较多。宏单元在组态功能上与GAL器件的OLMC相似，能够单独地组态为时序逻辑或组合逻辑工作方式。1.宏单元7.2复杂可编程逻辑器件（CPLD）1）共享扩展乘积项2）并联扩展乘积项2.扩展乘积项7.2复杂可编程逻辑器件（CPLD）EPM7128

6、S的专用输入引脚、I/O引脚和宏单元输出均可送到PIA，PIA可将这些信号送到各个LAB。3.可编程内连矩阵PIA7.2复杂可编程逻辑器件（CPLD）I/O控制块如图7.2.5所示，每个I/O控制块可单独地配置为输入、输出和双向工作方式。因为每个I/O控制块具有三态缓冲器，控制三态缓冲器的使能端可接低电平，使输出为高阻状态，I/O引脚作为专用输入引脚使用。图7.2.5EPM7128S的I/O控制块7.2复杂可编程逻辑器件（CPLD）4.I/O控制块该区位于芯片的中心，可以提供和接收通用逻辑块的信号，即可以将不同的GLB连接在一起

7、，可以预测信号之间的延迟时间。7.2复杂可编程逻辑器件（CPLD）7.2.2Lattice1000系ispLSI10321.中心布线区（GRP）满足多乘积项的标准模式。（1）支持快速传递的高速直通模式。（2）适合ALU等电路的异或逻辑模式。（3）延迟时间最小的单乘积项模式。（4）前4种共同使用的混合模式。（5）7.2复杂可编程逻辑器件（CPLD）2.通用逻辑块（GLB）图7.2.7是输入/输出单元(IOC）的结构简图，它主要由三态使能选择器、输出选择器、输入选择器、时钟选择器、触发器、三态输出缓冲器、输入缓冲器、上拉电阻构成。i

8、spLSI1032IOC结构简图7.2复杂可编程逻辑器件（CPLD）3.输入/输出单元(IOC)输出布线区（ORP）介于GLB和IOC之间，其内部电路是可编程的与阵列，将GLB大模块的8个GLB和16个IOC连接，信号从GLB到IOC。通过对ORP的编程，可将任