数字电子技术基础8可编程逻辑器件ppt课件.ppt

《数字电子技术基础8可编程逻辑器件ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第八章可编程逻辑器件8.1概述*8.2现场可编程逻辑阵列（FPLA）8.3可编程阵列逻辑（PAL）8.4通用阵列逻辑（GAL）8.5可擦除的可编成逻辑器件（EPLD）8.6复杂的可编程逻辑器件（CPLD）8.7现场可编程门阵列（FPGA）8.8在系统可编程通用数字开关（ispGDS）8.9PLD的编程PLD的学习重点：PLD的基本特征、分类，各种PLD在电路结构和性能上的特点，以及它们都适用在哪些场合。8.1概述通用集成电路专用集成电路：ASIC可编程逻辑器件PLD（ProgrammableLogicDevice)是

2、80年代发展起来的新型器件，逻辑功能由用户通过对器件编程来设定。1.提高了集成度2.加快了电子系统的设计速度3.高性能4.高可靠性5.成本低特点PLD分类低密度PLD高密度PLDPLA(FieldProgrammableLogicArray)PAL(ProgrammableArrayLogic)GAL(GenericArrayLogic)EPLD(ErasableProgrammableLogicDevice)FPGA(FieldProgrammableGateArray)CPLD(ComplicatedProgra

3、mmableLogicDevice)1.基本结构框图数据输入输入功能与阵列或阵列输出功能数据输出{}....PLD的基本结构PLD的基本结构PLD的电路表示法：1.连接方式：可编程连接固定连接断开连接2.基本门电路的PLD表示法图8.1.1PLD电路中门电路的惯用画法（a）与门（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器3.基本的PLD结构图或阵列固定与阵列可编程ZYABY=AB+ABZ=AB+ABZYAB与阵列可编程或阵列固定,输出结构固定结构小,编程方便，一般采用熔断丝双极性

4、工艺，只能一次编程。不通用,增加了系统的芯片数量特点8.3可编程阵列逻辑PAL(ProgrammableArrayLogic)8.3.1PAL的基本电路结构图8.3.1PAL器件的基本电路结构图8.3.2编程后的PAL电路8.3.2PAL的几种输出电路结构和反馈形式一、专用输出结构1.所有设置的输出端只能用作输出使用。2.有输出高电平有效、输出低电平有效以及互补输出。3.只能用来产生组合逻辑函数特点图8.3.3具有互补输出的专用输出结构二、可编程输入/输出结构可编程控制的三态缓冲器输出，可反馈到输入端。如PAL20L

5、10等。特点图8.3.4PAL的可编程输入/输出结构三、寄存器输出结构图8.3.6PAL的寄存器输出结构特点可以存储与-或逻辑阵列输出的状态，能很方便地组成各种时序逻辑电路。如PAL16R4、PAL16R6等。四、异或输出结构图8.3.7PAL的异或输出结构特点便于对与-或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持的操作。如PAL20X4等。五、运算选通反馈结构图8.3.8PAL的运算选通反馈结构通过对与逻辑阵列的编程,能产生A和B的16种算术运算和逻辑运算的结果:如图8.3.9所示。图8.3.9产生16

6、种算术、逻辑运算的编程情况PAL的命名PAL16L8-2CJPO123器件名称输入端数输出方式：H(高有效)L(低有效)C(互补)X(异或寄存)R(寄存)P(可编程)S(公用积项)输出端数编号封装：N(塑封双列直插)J(陶瓷双列直插)温度：C(民用)M(军用)速度/功耗:A(高速)-2(半功耗)-4(1/4功耗)每种输出结构有一类器件与之相对应。PAL的应用举例例8.3.1用PAL器件设计一个数值判别电路。要求判断4位二进制数DCBA的大小属于0~5、6~10、11~15三个区间的哪一个之内。纯组合逻辑电路的设计：选

7、用PAL14H4实现：（GenericArrayLogic）8.4通用阵列逻辑GAL特点与阵列可编程或阵列固定输出端有可编程的输出逻辑宏单元(OLMC)采用电可擦除的CMOS（E2CMOS)制作，编程容易,结构简单,应用广泛。8.4.1GAL的电路结构一、GAL的命名GAL16V8-15LPI器件名称：GAL16V8/A/BGAL20V8/A/BGAL18V10GAL22V10GAL26CV12GAL20RA10GAL39V8ispGAL16V8P(塑封双列直插)D(陶瓷双列直插)R(塑封无引线托架)J(陶瓷无引线托

8、架)封装：空白(0~75`C)I(-40~85`C)M(-55~125`C)温度：L(低功耗)Q(1/4功耗)功耗：-15(15ns)-25(25ns)速度：二、GAL器件举例-GAL16V8输出逻辑宏单元系统时钟输入三态控制可编程与阵列固定或阵列输入口见图8.4.1输入/输出口（1）与阵列部分：它由8根输入及8根输出反馈各引出两根互补端构成3