数字电子技术经典教程 可编程逻辑器件课件.ppt

数字电子技术经典教程 可编程逻辑器件课件.ppt

ID:57001294

大小:945.50 KB

页数:31页

时间:2020-07-26

数字电子技术经典教程 可编程逻辑器件课件.ppt_第1页
数字电子技术经典教程 可编程逻辑器件课件.ppt_第2页
数字电子技术经典教程 可编程逻辑器件课件.ppt_第3页
数字电子技术经典教程 可编程逻辑器件课件.ppt_第4页
数字电子技术经典教程 可编程逻辑器件课件.ppt_第5页
资源描述:

《数字电子技术经典教程 可编程逻辑器件课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、可编程逻辑器件PLD可编程逻辑器件概述简单可编程逻辑器件复杂可编程逻辑器件CPLD现场可编程门阵列FPGA1.采用标准集成电路设计2.采用可编程阵列逻辑器件设计3.采用微处理器、DSP设计可编程逻辑器件(ProgrammableLogicDevice)专用集成电路(简称ASIC)系统放在一个芯片内可编程逻辑器件概述电路体积大、重量大、功耗大、可靠性低一、数字系统设计方法PLD简单PLDPROM(可编程只读存储器,70年代)PLA(可编程逻辑阵列,70年代中)PAL(可编程阵列逻辑,70年代末)GAL(通用阵列逻辑,80年代中)复杂可编

2、程逻辑器件CPLD现场可编程门阵列FPGA二、可编程逻辑器件的分类可编程逻辑器件概述任何组合函数都可表示为与—或表达式:用两级与—或电路实现可编程逻辑器件概述三、可编程逻辑器件的基本结构由“与门阵列”和“或门阵列”加上输入输出电路构成与门阵列或门阵列反馈输入信号互补输入乘积项和项输入电路输入信号输出电路输出函数可编程逻辑器件概述查找表结构器件查找表(LookUpTable)实际上是用静态存储器(SRAM)构成函数发生器。ACBD16×1RAM(LUT)F可一实现任意4变量的组合电路输入变量输入变量ABCDF2=B+C+DABCD四

3、、PLD的逻辑符号表示方法1.输入缓冲器表示方法2.与门和或门的表示方法固定连接编程连接F1=A•B•C×××可编程逻辑器件概述ABF≥1CDABF&CDF1&F2≥1AAA1简单可编程逻辑器件一、可编程只读存储器PROM1&≥1Y0Y1Y2ABC11&&&&&&&≥1≥1特点:与阵列固定、或阵列可编程与阵列或阵列与阵列最小项或阵列最小项的和项可编程逻辑器件PLD例:用PROM实现以下逻辑函数:解:1&≥1Y0Y1Y2ABC11&&&&&&&≥1≥1ABCABCABCABC对于大多数逻辑函数而言,并不需要使用全部最小项,造成浪费(

4、1)由此可写出输出逻辑函数的最小项表达式为:(2)把A1A0和B1B0作为PROM的输入信号,F1、F2和F3为或阵列的输出,下图是用PROM实现比较器的阵列图。NOA1A0B1B0F1F2F301234567891011121314150000000100100011010001010110011110001001101010111100110111101111010001001001100010001001100100010001100100100010简单可编程逻辑器件F1=m(4,8,9,12,13,14)F2=m(0,5

5、,10,15)F3=m(1,2,3,6,7,11)(3)选用PROM的容量16×3位可满足要求。可见,以PROM实现简单的组合逻辑电路函数是很方便的。一般PROM输入地址线较多,容量也较大,又因为PROM的与阵列固定,必须进行全译码,产生全部的最小项。使得PROM芯片的利用率不高,功耗增加。0...16简单可编程逻辑器件简单可编程逻辑器件二、可编程逻辑阵列PLA(ProgrammableLogicArray)1&≥1Y0Y1Y2ABC11&&&&≥1≥1特点:与阵列、或阵列均可编程简单可编程逻辑器件例:用PLA实现逻辑函数1&≥1Y

6、0Y1Y2ABC11&&&&≥1≥1ABCABCABCABCABC简单可编程逻辑器件可编程阵列逻辑PAL(ProgrammableArrayLogic)Y&ABC≥1111&&&PAL的与阵列可编程,或阵列是固定的。简单可编程逻辑器件4种常见的PLD输出电路结构Y&≥1&&&(1)专用输出基本门阵列结构或门高电平有效PAL器件(H型)或非门低电平有效PAL器件(L型)互补器件互补输出PAL器件(C型)简单可编程逻辑器件I/O&≥1EN1&&&输出端为一个可编程控制的三态缓冲器(2)带反馈的可编程I/O结构当EN为0时,三态缓冲器

7、输出为高阻态,对应的I/O引脚作为输入使用;当EN为1时,三态缓冲器处于工作状态,对应的I/O引脚作为输出使用。输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。简单可编程逻辑器件(3)带异或门的输入输出结构&≥1I/OEN=1&&&m2m3m7F(A,B,C)=1F(A,B,C)简单可编程逻辑器件&≥11YENCLKOEC11D&&&(4)寄存器型输出结构适合于实现计数器、移位寄存器等时序逻辑电路例:设计一个模可变的同步递增计数器。当控制信号X=0时为三进制计数,当X=1时为四进制计数。X——控制输入端Z1——三进制进位输出端Z2—

8、—四进制进位输出端经设计得:简单可编程逻辑器件PLA应用举例XXDCQQ0DCQQ1D0D1Z1Z2Q1Q1Q0Q0CP与阵列或阵列SPLD的阵列容量较小,不适合于实现规模较大

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。