任意进制计数器的构成以及时序逻辑电路设计.ppt

《任意进制计数器的构成以及时序逻辑电路设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、数字电子技术基础阎石主编（第五版）信息科学与工程学院基础部四、任意进制计数器的构成方法若已有N进制计数器（如74LS161)，现在要实现M进制计数器6.3.2计数器N进制M进制任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。【】内容回顾11.M

2、置零法：置零法适用于有置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意图如图所示。6.3.2计数器异步清零暂态【】内容回顾3a.置零法（复位法）基本思想是：计数器从全0状态S0开始计数，计满M个状态后产生清零信号，使计数器恢复到初态S0，然后再重复上述过程。异步清零SM状态进行译码产生置零信号并反馈到异步清零端()，使计数器立即返回S0状态。SM状态只在极短的瞬间出现，通常称它为“过渡态”。暂态10

3、ns左右【】内容回顾4异步复位法（异步置零）适用于异步清0的集成计数器，当满足清0条件时，立即清0。①计数到M时，清0，②写SM=（）2，全部Q为1的端相与非→利用异步复位端，跳过多余状态，实现任意进制计数。【】内容回顾5【例】用74160实现7进制计数器。置零法，M=7，在SM=S7=0111处反馈清零。CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D36【例】用74161实现12进制计数器。置零法，M=12，在SM=S12=1100处反馈清零。CLK计

4、数输入1进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D37注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图所示。6.3.2计数器010110000018b.置数法：有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异

5、步预置数。置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。6.3.2计数器利用端重复置入某个数值，跳过多余状态（N-M个），实现任意进制计数。96.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M种状态取前M种状态置零取0000——（M-1）2个状态(以具有同步预置数端的集成计数器为例)10【例】用74160实现7进制计数器(置数法)。(1)置数法（取前M种状态），CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK741

6、60ETRDLDCD0D1D2D3M=7，在SM-1=S6=0110处反馈置零。116.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M种状态取后M种状态取后M种状态取(N-M)2——(N-1)2个状态。可采用进位输出端置最小数(N-M)2法(以具有同步预置数端的集成计数器为例)12【例】用74160实现7进制计数器(置数法)。(2)置数法（取后M种状态），CLK计数输入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在进位输出端处反馈置

7、最小数数SN-M=S10-7=S3=00111136.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M种状态取中间M种状态取后M种状态取中间M种状态取(i)2——(i+M-1)2共M个状态(以具有同步预置数端的集成计数器为例)14①选定循环初态Si，确定i，写i=（）2，→D3D2D1D0②判定循环末态Si+M-1③写i+M-1=（）2，将Si+M-1全部Q为1的端相与非→同步预置数法:15【例】用74161实现12进制计数器。(2)置数法（i=1），CLK计数输入1

8、1进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S12=1100处反馈置1。16【例】用74161实现12进制计数器。(2’)置数法（i=3），CLK计数输入11进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S14=1110处反馈置1。17【例】如图所示电路是可变计数器。试分析当控制变量A为1和0时电路为几进制计数器。6.3.2计数器解：置位信号为预置数为D3D2D1D0