第六章 计数器2任意进制计数器的构成ppt课件.ppt

《第六章 计数器2任意进制计数器的构成ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子技术基础阎石主编（第五版）信息科学与工程学院基础部0一　同步二进制计数器（P278）1．同步二进制加法计数器6.3.2计数器示例芯片*中规模集成的4位同步二进制计数器74161(74LS161):2、4位同步二进制减法计数器（P284）3、4位同步二进制可逆计数器示例芯片a.单时钟方式－74LS191b.双时钟方式－74LS193【】内容回顾1二、同步十进制计数器（P287）1、同步十进制加法计数器示例芯片*中规模集成的4位同步二进制计数器74160(74LS160):2、同步十进制减法计数器（P292）【】内容回顾3、十进制可逆计数器74LS190：2【

2、】内容回顾*中规模集成的4位同步二进制计数器74161(74LS161):其逻辑图形符号及功能表如图所示。6.3.2计数器注：74161和74LS161只是内部电路结构有些区别。74LS163也是4位二进制加法计数器，但清零方式是同步清零EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR¢DLD¢EPET输出端工作状态0异步清零1011111111100预置数（同步）保持（包括C）保持（但C＝0）计数(a)逻辑图形符号（b）功能表四位同步计数器74161（74LS161）的图形符号及功能表RDLDLD¢R¢D3【】内容回顾*中规模集成同步十进制计数

3、器74160(74LS160):74160(74LS160)逻辑符号和功能表如图所示。注：74LS160为十进制计数器，故进位脉冲是在1001时出现的，而161为十六进制，进位脉冲是在1111时出现的。6.3.2计数器EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074160R¢DLD¢EPET输出端工作状态0清零(异步）1011111111100预置数(同步）保持（包括C）保持（但C＝0）计数(a)逻辑图形符号（b）功能表同步十进制加法计数器74160(74LS160)的图形符号及功能表CLK4三、异步计数器在异步计数器中，有的触发器直接受输入计数脉冲控

4、制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。5三、异步计数器1.异步二进制计数器6.3.2计数器原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q端。在末位+1时，从低位到高位逐位进位方式工作。①.异步二进制加法计数器6右图是由JK触发器构成的异步3位二进制加法计数器。波形如图所示6.3.2计数器7②异步二进制减法计数器6.3.2计数器构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低

5、位的Q端。在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出借位，使高位翻转8右图是由JK触发器构成的异步3位二进制减法计数器。波形如图所示6.3.2计数器92.异步十进制（加法）计数器6.3.2计数器原理：在4位二进制异步加法计数器上修改而成，要跳过1010~1111这六个状态10由JK触发器构成的异步十进制计数器,其逻辑电路如图所示，其状态表及时序图与同步十进制计数器相同。6.3.2计数器11*二－五－十进制异步计数器74LS290:其逻辑图如图所示6.3.2计数器示例芯片（P298）12CLK0为计数输入端，Q0为输

6、出：二进制计数器；CLK1为输入端，Q1、Q2、Q3为输出：五进制计数器；CLK0为计数输入端，CLK1与Q0相连，Q0、Q1、Q2、Q3为输出：十进制计数器。R01、R02：异步置0(0000)输入端S91、S92：异步置9(1001)输入端13其逻辑符号及功能表如图所示6.3.2计数器R01R02CLK0S91S92Q1Q2Q3Q074LS290R01R02S91S921100Q3Q2Q1Q000000011置零说明置九000000×××××二进制计数器从Q0输出五进制计数器×从Q3Q2Q1输出与Qo相接十进制计数器从Q3Q2Q1Q0输出异步计数器74LS29

7、0的逻辑符号和功能表（a）逻辑符号（b）功能表CLK1CLK0CLK114常用TTL计数器15四、任意进制计数器的构成方法若已有N进制计数器（如74LS161)，现在要实现M进制计数器6.3.2计数器N进制M进制任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。161.M

8、数器，如异