资源描述：
《ASIC设计的流程介绍.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。
1、第3章ASIC设计开发流程3.1ASIC设计流程介绍3.2ASIC开发流程步骤详细描述集成电路从设计到制造全过程，涉及到很多方面的知识和内容，就本章而已，不可能完成全部内容的学习讲解。我们这是从认识的角度去学习集成电路的设计和制造流程，当然，最主要的是学习集成电路的设计流程。在开始本章课程学习前，我们先来看看集成电路设计与制造全过程中的几个主要流程框架。集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求下面我们来介绍ASIC设计的基本流程。设计过程可分五个阶段
2、：第一阶段：项目策划第二阶段：总体设计第三阶段：详细设计和可测性设计第四阶段：时序验证与版图设计第五阶段：加工与完备3.1ASIC设计流程介绍第一阶段：项目策划任务：形成项目任务书(项目进度，周期管理等)。流程：市场需求--调研--可行性研究--论证--决策--任务书。第二阶段：总体设计任务：确定设计对象和目标，进一步明确芯片功能、内外部性能要求，参数指标，论证各种可行方案，选择最佳方式，加工厂家，工艺水准。流程：需求分析--系统方案--系统设计--系统仿真。输出：系统规范化说明(SystemSpec
3、ification)：包括系统功能,性能,物理尺寸,设计模式,制造工艺,设计周期,设计费用等等.第三阶段：详细设计和可测性设计任务：分功能确定各个模块算法的实现结构，确定设计所需的资源按芯片的要求，速度，功耗，带宽，增益，噪声，负载能力，工作温度等和时间，成本，效益要求选择加工厂家，实现方式，（全定制，半定制，ASIC，FPGA等）；可测性设计与时序分析可在详细设计中一次综合获得，可测性设计常依据需要采用FullScan，PartScan等方式，可测性设计包括带扫描链的逻辑单元，ATPG，以及边界扫描
4、电路BoundScan，测试Memory的BIST。流程：逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(算法的行为级，RTL级描述)--功能仿真--综合(加时序约束和设计库)--电路网表--网表仿真。输出：功能设计(FunctionDesign)：将系统功能的实现方案设计出来.通常是给出系统的时序图及各子模块之间的数据流图。逻辑设计(LogicDesign)：这一步是将系统功能结构化.通常以文本(VerilogHDL或VHDL),原理图,逻辑图表示设计结果,有时也采用布尔表达式来
5、表示设计结果。电路设计(CircuitDesign)：电路设计是将逻辑设计表达式转换成电路实现。第四阶段：时序验证与版图设计任务：静态时序分析从整个电路中提取出所有时序路径，然后通过计算信号沿在路径上的延迟传播，找出违背时序约束的错误(主要是SetupTime和HoldTime),与激励无关。在深亚微米工艺中，因为电路连线延迟大于单元延迟，通常预布局布线反复较多，要多次调整布局方案，对布局布线有指导意义。流程：预布局布线(SDF文件)--网表仿真(带延时文件)--静态时序分析--布局布线--参数提取-
6、-SDF文件--后仿真--静态时序分析--测试向量生成。输出：物理设计(PhysicalDesignorLayoutDesign)：物理设计或称版图设计是VLSI设计中最费时的一步.它要将电路设计中的每一个元器件包括晶体管,电阻,电容,电感等以及它们之间的连线转换成集成电路制造所需要的版图信息.设计验证(DesignVerification)：在版图设计完成以后,非常重要的一步工作是版图验证.主要包括:设计规则检查(DRC),版图的电路提取(NE),电学规检查(ERC)和寄生参数提取(PE)。第五阶段
7、：加工与完备任务：联系生产加工，准备芯片的样片测试和应用准备。流程：工艺设计与生产--芯片测试--芯片应用。输出：用户使用说明书。上面我们描述了集成电路设计的五个阶段，每一阶段有不同的任务，有具体的工作流程，也产生对应的输出结果。实际工作中，主要的设计具体任务内容可以用下面的流程图来说明。集成电路的设计过程：设计创意+仿真验证功能要求行为设计（VHDL）Singoff集成电路芯片设计过程框架是行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是—设计业—典型ASIC设计具有下列相当复杂的
8、流程，实际中包含如下多项基本内容：结构及电气规定。RTL级代码设计和仿真测试平台文件准备。为具有存储单元的模块插入BIST(DesignFortest设计)。为了验证设计功能,进行完全设计的动态仿真。设计环境设置。包括使用的设计库和其他一些环境变量。使用DesignCompiler工具,约束和综合设计,并且加入扫描链（或者JTAG）。使用DesignCompiler自带静态时序分析器,进行模块级静态时序分析。使用Formality工具,进行RTL级和综合
