asic基本流程以及工具介绍

《asic基本流程以及工具介绍》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、ASIC流程与工具（1）ASIC流程(En)Somenotes:1.Definitionoffront-end2.LackofFPGAprototype（3）简化流程（4）流程所对应的工具黑体字是实验室用的工具流程Synopsys工具其他工具需求分析设计规范和划分算法设计Matlab,C,C++架构设计Matlab,C,C++,SystemCRTL设计Top-down输入工具：SUMMIT的VisualHDLCadence的Renior电路图输入工具：Cadence的ComposerViewLogic的Viewdraw仿真和验证Leda-语法检查

2、VCS-Verilog仿真Scirocco-VHDL仿真Vera-验证CadenceNC-VerilogVerilog-XLNCSimMentorModelSim设计整合与验证Saber-模拟数字混合仿真逻辑综合DesignCompilerCadenceBuildGates静态时序分析PrimeTime门级仿真VCS可测性设计DFTCompilerdftadvisor规划AstroEncounter,Blast-Fusion,Voltage-stormorredhawk布局PhysicalCompilerEncounter,Blast-Fusio

3、n时钟树综合Astro布线AstroEncounter,Blast-Fusion物理验证HerculesCalibre(Mentor)提取寄生参数Star-RCXT静态时序分析PrimeTime后仿真VCS流片封装测试等效性检查FormalityQuestions:Beforetape-out,whichroutinecheckshouldbeperformedforyourlayoutdatabasein0.18umprocess?a.drcb.lvsc.drc&antennad.simulation(Answer:post-simulatio

4、n)Whatisthepurposeandgeneralflowofdesignverification?Whattechniquesinyourknowledgeareusedindesignverfication?验证技术：Vera,SystemVerilogDC里linklibrary,targetlibrary,symbollibrary:1.目标库（targe_library）：是DC在mapping时将设计映射到特定工艺所使用的库，就是使用目标库中的元件综合成设计的门级网表1.连接库（link_library）：是提供门级网表实例化的

5、基本单元，也就是门级网表实例化的元件或单元都来自该库。连接库定义为标准单元的db格式的库文件加上paddb格式的库文件，加上ROM，RAM等宏单元库文件”2.符号库（symbollibrary）：指定的库用来将库中的器件用图形表示出来。whichoneisworse-casein0.18umprocess?1.1.8v,25c2.1.98v,125c3.1.62v,-40c4.1.62v,125c5.1.98v,-40c增加最大工作频率？a.lowertemperature;b.loweroperatingvoltage;c.lowersubst

6、ratedoping;d.noneoftheabove.