QuartusII软件使用说明.pdf

QuartusII软件使用说明.pdf

ID:50145376

大小:453.66 KB

页数:20页

时间:2020-03-06

QuartusII软件使用说明.pdf_第1页
QuartusII软件使用说明.pdf_第2页
QuartusII软件使用说明.pdf_第3页
QuartusII软件使用说明.pdf_第4页
QuartusII软件使用说明.pdf_第5页
资源描述:

《QuartusII软件使用说明.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第二章QuartusII的使用2.1QuartusII概述QuartusII是Altera公司继MAX+PLUSII后,所提供的FPGA/CPLD开发集成环境,主要针对本公司新器件和大规模FPGA的开发。QuartusII提供一个容易适应特定设计所需要的完整的多平台设计环境。它不仅包括FPGA/CPLD设计所有阶段的解决方案,而且也提供可编程片上系统(SOPC)设计的综合性环境。QuartusII除了保留有MAX+PLUSII的特色外,也可以利用第三方的综合工具,如Synopsys、NativeLink、仿真工具ModelSim等。2.1.1设计的主要环

2、节QuartusII可以使设计者完成设计输入、分析与综合、仿真、布局布线、时序分析及编程下载等工作。下图显示了使用QuartusII进行设计的各主要环节。设计输入分析与综合功能仿真全编译布局布线时序分析时序仿真引脚锁定及下载图2.1.1QuartusII进行设计的主要环节这几个环节分别介绍如下:1.设计输入设计输入包括图形输入和硬件描述语言(HDL)文本输入两大类型。本次实验中主要用到其中的原理图输入和VHDL输入两种方式。HDL设计方式是现今设计大规模数字集成电路的常用形式,除IEEE标准中VHDL与VerilogHDL两种形式外,还有各自FPGA厂家

3、推出的专用语言,如QuartusII下的AHDL。HDL语言描述在状态机、控制逻辑、总线功能方面较强;而原理图输入在顶层设计、数据通路逻辑等方面具有图形化强、功能明确等特点。QuartusII支持层次化设计,可以在一个新的输入编辑环境中调用不同输入设计方式完成的模块,从而完成混合输入设计以发挥二者各自特色。212.分析与综合在完成设计输入之后,即可对其进行分析与综合。其中先进行语法的分析与校正,然后依据逻辑设计的描述和各种约束条件进行编译、优化、转换和综合。最终获得门级电路甚至更底层的电路描述网表文件。因此,综合就是将电路的高级语言(如行为描述)转换成低

4、级的,可与FPGA/CPLD的基本结构相映射的网表文件或程序。既可以使用QuartusII中的综合器来分析设计文件和建立工程数据库,也可使用其他EDA综合工具综合设计文件,然后产生与QuartusII软件配合使用的网表文件。3.仿真仿真包括功能仿真和时序仿真。进行功能仿真,即直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟,以了解其实现的功能否满足原设计的要求,仿真过程没有加入时序信息,不涉及具体器件的硬件特性。而时序仿真接近真实器件运行特性的仿真,仿真精度高。QuartusII可以通过建立和编辑波形文件,来执行仿真波形的模拟分析。4.布局

5、布线若功能仿真结果满足逻辑设计,则可执行布局布线。它的目的是将综合后产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件。在QuartusII中,是使用由综合中建立的数据库,将工程的逻辑和时序要求与器件的可用资源相匹配。它将每个逻辑功能分配给最好的逻辑单元位置,进行布线和时序,并选择相应的互连路径和引脚分配。5.时序分析QuartusII中的时序分析功能可以分析设计中所有逻辑的性能,并协助引导适配器满足设计中的时序分析要求。还可以进行最少的时序分析,报告最佳情况时序结果,验证驱动芯片外信号的时钟至管脚延时。6.引脚锁定及下载为了对设计工程进行硬件

6、测试,应将其输入输出信号锁定在芯片确定的引脚上。最后是将下载或配置文件通过编程电缆向FPGA或CPLD进行下载,以便进行硬件调试和验证。2.1.2QuartusII的主界面双击桌面上的QuartusII图标,打开主界面,如图2.1.2所示。主界面上除了工程导航栏、进度栏和信息窗口之外,中间大块区域既是源文件输入区也是仿真、编译后结果的查看区。而快捷按钮栏中的每个按钮都可在菜单中找到相对应的命令。在后面的实例中,会介绍如何从栏目和窗口中读取需要的信息。22菜单栏快捷按钮栏工程导航栏进度栏信息窗口图2.1.2QuartusII的主界面2.2QuartusII

7、的VHDL输入设计流程本节将以一个4分频的分频器为例,介绍运用QuartusII实现其功能的详细步骤及方法。其主要设计流程如下:新建工程→新建VHDL设计文件→功能仿真→全编译→时序仿真→引脚锁定和下载。2.2.1新建工程首先建立自己的工作文件夹,用来存放所有的设计工程及文件,建议用DA+学号。在工作文件夹中还可以再建立设计工程的文件夹,不同的设计项目放在不同的文件夹中。在机房里所有用户文件夹都建在D盘中,文件夹名称中最好不要含有中文。如D:DA2004010111divider4。具体操作步骤如下:1.选取菜单中File-NewProjectWiz

8、ard,出现新建工程向导窗口。直接点击Next进入设置窗口如图2.2.1所示。2

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。