EDA技术与Verilog设计 第二章 MAX+PLUSⅡ集成开发工具(2).ppt

《EDA技术与Verilog设计 第二章 MAX+PLUSⅡ集成开发工具(2).ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第2章MAX+PLUSⅡ集成开发工具（2）2.4MAX+PLUSⅡ文本设计2.5定时分析2.6编程下载2.4MAX+plusⅡ文本设计此时系统未能识别以何种语言进行文本编辑，需先保存为你所使用语言的文本文件按屏幕上方的“新建文件”按钮，或选择菜单“File”→“New”，出现如图4.13所示的对话框，在框中选中“TextEditorfile”，按“OK”按钮，即选中了文本编辑方式。集成在MAXPLUSⅡ中的三种语言：AHDL(AlteraHardwareDescriptionLanguage)—现已较少使用，后缀为.tdfVHDL（VeryH

2、ighSpeedIntegratedCircuit(VHSIC)HardwareDescriptionLanguage)—不很直观，需有Ada编程基础，需经过较长时间培训才能掌握，后缀为.vhdVerilogHDL(VerilogHardwareDescriptionLanguage)—只要有C语言编程基础，即可容易掌握，后缀为.v另存为Verilog编辑文件状态栏正在编辑的行号正在编辑的列号当前编辑的状态（插入或覆盖）在编辑窗口中输入程序：moduleym38(out,in);output[7:0]out;input[2:0]in;reg[

3、7:0]out;always@(in)begincase(in)3'd0:out=8'b11111110;3'd1:out=8'b11111101;3'd2:out=8'b11111011;3'd3:out=8'b11110111;3'd4:out=8'b11101111;3'd5:out=8'b11011111;3'd6:out=8'b10111111;3'd7:out=8'b01111111;endcaseendendmodule例：三八译码器指定项目名称MAX+PLUSII中，在编译一个项目前，您必须确定一个设计文件作为您的当前项目。请

4、按下列步骤确定项目名：1.在Filemenu菜单中选择ProjectName项，将出现ProjectName对话框：2.在Files框内，选择您的设计文件。3.选择OK。MAX+PLUSII的标题条将显示新的项目名字显示当前路径下的全部设计文件和编程文件。显示当前项目名显示当前路径显示所有子目录.显示所有本地和网络驱动器当前项目创建缺省（Default）符号在File菜单中选择Save&Check项，检查设计是否有错误。如果没有，在File菜单中选择CreateDefaultSymbol项，即可创建一个设计的符号。该符号可被高层设计调用。打开

5、编译器窗口打开编译器窗口：在MAX+PLUSII菜单内选择Compiler项。则出现编译器窗口，如上图所示。选择Start即可开始编译，MAX+PLUSII编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个Altera器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。但是，在开始编译前，我们还必须设定一些别的选项。完成情况状态条在编译项目时，沙漏将不停地翻动模块盒选择一个器件首先，您需要为项目指定一个器件系列，然后，您可以自己选择某个具体的器件，也可以让编译器在该器件系列内自动选择最适合您的项目的器件。确定器件系列：

6、2)选择一个器件系列3)选择某一器件或选择AUTO让MAX+PLUSII为您选择一个器件。4)按下OK按钮1)在Assign菜单内选择Device项，将出现Device对话框。管脚分配Altera推荐让编译器自动为您的项目进行管脚分配。但如果用户必须自己分配管脚，请按以下步骤进行:3)在NodeName框内输入管脚的名字。4)在ChipResource对话框内，选择管脚并输入管脚的序列数。5)按下Add按钮6)您分配的管脚将出现在这个框内。7)按下OK按钮1)确定您已经选择了一种器件。2)在AssignMenu菜单中选择Pin/Locatio

7、n/Chip项。选择一种全局逻辑综合方式您可以为您的项目选择一种逻辑综合方式，以便在编译过程中指导编译器的逻辑综合模块的工作。按以下步骤为您的项目选择一种逻辑综合方式：2)在GlobalProjectSynthesisStyle下拉列表中选择您需要的类型。缺省（Default）的逻辑综合类型是NORMAL。综合类型FAST可以改善项目性能，但通常使您的项目配置比较困难。综合类型WYS/WYG可进行最小量逻辑综合。3)您可以在此0和10之间移动滑块,移到0时,最优先考虑占用器件的面积,移到10时,系统的执行速度得到最优先考虑1)在AssignM

8、enu菜单内选择GlobalProjectLogicSynthesis项，将出现GlobalProjectLogicSynthesis对话框：对MAX器件进行多级综