计算机组成原理-第4章 存储器-2(cache).pdf

计算机组成原理-第4章 存储器-2(cache).pdf

ID:48445533

大小:1.76 MB

页数:60页

时间:2020-01-29

计算机组成原理-第4章 存储器-2(cache).pdf_第1页
计算机组成原理-第4章 存储器-2(cache).pdf_第2页
计算机组成原理-第4章 存储器-2(cache).pdf_第3页
计算机组成原理-第4章 存储器-2(cache).pdf_第4页
计算机组成原理-第4章 存储器-2(cache).pdf_第5页
资源描述:

《计算机组成原理-第4章 存储器-2(cache).pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、本章内容本章内容�4.1概述�4.2主存储器•4.3高速缓冲存储器•4.4辅助存储器•4.6相联存储器4.34.3高速缓冲存储器(高速缓冲存储器(CacheCache))1.Cache-存储器映象2.替换算法问题问题•为什么需要Cache?–性能、结构•Cache有效性的理论基础–局部性•影响Cache命中率的因素•Cache的读写操作过程•Cache的基本结构和映射机制•Cache的替换策略问题的提出(问题的提出(11))•主存速度始终跟不上CPU的发展–100MHz的Pentium处理器平均10ns

2、就执行一条指令,而DRAM的典型访问时间是60~120ns。16x14x12xProcessor(MIPS)10x8xHardDisk(capacity)J.Rabaey,BWRC6xMemory(capacity)4x2xBattery(energystored)Improvement(comparedtoyear0)1x0123456Time(years)问题的提出(问题的提出(22))•结构冲突•总线占用:CPU和I/O争抢访问主存•访存冲突:指令预取与数据读写超前控制、流水线控制超前控制、流水线

3、控制•超前控制:在当前指令执行过程尚未结束时,提前将下一条准备执行的指令取出(指令预取)•流水线控制:实质上是多条指令同时执行。–强调指令的预取和指令的并行执行。–必须将指令Cache和数据Cache分开Cache的作用•使CPU不直接访问主存,只与高速Cache交换信息。–Cache的速度比主存快5-10倍。–让出总线字传送块传送CPUCache主存数据高速CACHE缓CPU存主存控制地址器数据程序访问的局部性原理•时间局部性:最近的访问项(指令/数据)很可能在不久的将来再次被访问(往往会引起对最近使

4、用区域的集中访问)•空间局部性空间局部性:一个进程访问的各项其地址彼此很近(往往会访问在存储器空间的同一区域)•fori:=0to10doA[i]:=0;命中、不命中、命中率命中、不命中、命中率•Cache命中(hit)–CPU欲访问的数据已在缓存中,即可直接访问Cache•Cache不命中(miss,失配,缺失)–CPU欲访问的数据不在Cache内,此时需将该数所在的主存整个子块一次调入Cache中。•命中率(Hitrate)–CPU要访问的信息已在Cache内的比率。•通常用命中率来衡量Cache的

5、效率。•不命中率(Missrate)Cache基本结构参数块(行)大小4——128字节命中时间1——2时钟周期(常规为1)失配时间8——100时钟周期(访问时间)(6——60时钟周期)(传送时间)(2——40时钟周期)失配率0.5%——10%Cache容量1KB——1MBCache/主存存储空间的基本结构主存储器标记Cache主存块号字块0字块0n位m位b位字块1字块1主存块号块内地址M块B个字字块2c-1c位b位字块2m-1块号块内地址C块B个字•如何判断是否命中?CacheCache效率效率•Cac

6、he的容量和块长是影响Cache效率的重要因素。•Cache容量越大,命中率越高。–当Cahce容量达到一定值时,命中率不会因容量的增大而明显提高。–Cache容量大,成本增加。Cache的命中率与cache容量的关系命中率H1CacheC容量块容量与命中率命中率H1容量大容量小块大小BC例例•设Cache的速度是主存的5倍,命中率为95%,则采用Cache后性能提升多少?系统平均访问时间=0.95*t+0.05*5t=1.5t性能提升=5t/1.5t=3.33倍CacheCache的读操作的读操作CP

7、U开始CacheCPU发出访存地址MEMNY命中?YCache满?N访问Cache取访问主存取出将新的主存块执行替换算出信息送CPU信息送CPU调入Cache中法腾出空位结束CacheCache的写操作的写操作•关键在于如何使Cache与主存内容保持一致。•命中–写直达法(Write-through、Store-though)•每次写入Cache的同时,也写入主存。–写回法(Write-back):•执行写操作时,信息只写入Cache;•当Cache块被替换时,先将该块内容写回主存,然后再调入新页。–使

8、无效法(Invalidated)•信息只写入主存,同时将相应的Cache块有效位置“0”•影响读操作•不命中–被修改的单元不在Cache内,此时只对主存写。•比较–写回法的开销是在块替换时的回写时间,而写直达法则在每次写入时,都要附加一个比写Cache长得多的写主存时间。–一般来说,写直达法的开销大一些,但其一致性保持的要好一些。CacheCache的基本结构的基本结构Cache存储体、地址映象变换机构、替换机构•Cache存储体–以块为单

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。