计算机组成原理_第7讲：高速缓冲存储器-2张版.pdf

《计算机组成原理_第7讲：高速缓冲存储器-2张版.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、计算机组成原理(2012级)计算机组成原理课程组（刘旭东、肖利民、牛建伟、栾钟治）第七讲：高速缓冲存储器一．Cache的原理1.程序访问的局部性原理2.Cache的结构与工作原理二．Cache的映射机制1.全相联映射2.组相联映射3.直接映射三．Cache的替换策略四．Cache性能分析2处理器－DRAM存储器的性能差距µProc1000CPU60%/yr.“Moore’sLaw”100Processor-MemoryPerformanceGap:(grows50%/year)10“Less’Law?”DRAMPerformance7%/yr.DRAM11980198119821983198

2、419851986198719881989199019911992199319941995199619971998199920003处理器－DRAM存储器的性能差距41.1存储访问的局部性原理∑程序示例存储空间（M=3，N=4）程序a∑访问内存特点分析¾程序a：sum被连读多次访问，数组a的访问具有空间连续性；¾程序b：sum被连读多次访问，数组a的访问不具备空间连续性；程序b51.1存储访问的局部性原理©局部性原理（principleoflocality）：大量典型程序的运行情况分析结果表明，无论是存取指令或存取数据所访问的存储单元都趋于聚集在一个较小的连续存储区域中。¾时间局部性(tem

3、porallocality)：刚被访问过的存储单元可能不久又将被访问；¾空间局部性(spatiallocality)：岗被访问过的存储单元的临近单位可能不久被访问。©局部性的原因¾指令：指令按序存放，地址连续，循环程序段或子程序段重复执行。¾数据：连续存放，数组元素重复、按序访问。6不同类型存储器的性能价格差异存储器技术典型存取时间价格（$/GB，2004）SRAM0.5~5ns$4,000~$10,000DRAM50~70ns$100~$200磁盘5*106~20*106ns$0.5~$2∑高速缓冲存储器产生的前提¾单级存储系统中,主存的存储速度与CPU的速度不匹配，造成CPU资源的浪费；

4、¾程序运行时访问内存存在明显的局部性特征；¾存在比主存普遍采用的DRAM速度更快的存储单元电路；在CPU和主存间设置一容量较小的高速缓存，其中总是存放最活跃（被频繁访问）的程序块和数据，大多数情况下，CPU能直接从这个高速缓存中取得指令和数据，而不必访问主存。这个高速缓存就是Cache！7存储系统的层次结构典型存取时间典型容量1ns<1KB2ns1MB10ns1GB10ms500GB10s100TB¾速度越快，成本越高，容量越小¾工作过程：1）CPU运行时，需要的操作数首先来自寄存器2）需从（向）存储器中取(存)数据时，先访问cache3）如操作数不在cache，则访问RAM4）如操作数不在

5、RAM，则访问硬盘，操作数从硬盘→RAM→cache81.2高速缓冲存储器(Cache)的原理∑Cache：CPU和主存间的一容量较小的高速缓存，其中总是存放最活跃（被频繁访问）的程序块和数据，大多数情况下，CPU能直接从这个高速缓存中取得指令和数据，而不必访问主存。∑Cache与主存之间按照数据块（Block）为单位进行数据交换。WordBlockMainMemoryCPUCache91.2高速缓冲存储器(Cache)的原理∑Cache要解决的问题¾提供快速访问的能力；¾与主存交换数据的能力；¾由于CPU总是以主存地址访问存储器，所以Cache应具备判断CPU当前要访问的内容是否在Cach

6、e中的能力，并具有根据主存地址在Cache中访问相应单元的能力；¾具备在Cache容量不够的前提下替换Cache中的内容的决策能力。101.2高速缓冲存储器(Cache)的原理∑Cache的基本结构¾存储机构：保存数据，存取数据，一般采用SRAM构成。以Block（若干字）为单位；¾地址机构：地址比较机制，地址转换机制，地址标标记（Tag），一个Block具有一个Tag；¾替换机构：记录Block的使用情况，替换策略，有效位（v）记录对应数据块中的数据是否有效。vTagDataBlockBlockvTagDataBlockMainvTagDataBlockMemoryvTagDataBloc

7、kBlockCache的基本结构111.2高速缓冲存储器(Cache)的原理∑Cache的有关术语¾数据块（block）：Cache与主存的基本划分单位，也是主存与Cache一次交换数据的最小单位，由多个字节（字）组成，取决与主存一次读写操作所能完成的数据字节数。也表明主存于Cache之间局部总线的宽度。¾标记（tag）：Cache每一数据块有一个标记字段，用来保存该数据块对应的主存数据块的地址信息。¾有效位