计算机组成原理2---设计存储器

《计算机组成原理2---设计存储器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、南京信息工程大学实验（实习）报告实验（实习）名称设计存储器实验（实习）日期2012-11-14得分指导教师林美华系计算机专业计算机科学与技术年级三班次10计科2班姓名王浩冰学号201023089181.实验目的(1)掌握用存储芯片构成存储器的原理。(2)掌握存储器与CPU的连接方法(位并联法、地址串联法)。(3)了解存储器的相关知识。2.实验要求有一个16K×16位的存储器，由1K×4位的DRAM芯片构成(芯片内部是64×64结构)。问：总共需要多少DRAM芯片？设计此存储器组成框图(要考虑刷新电路部分)若采用异步刷新方式，且刷新间隔不超过2ms，则刷新信号周期是多少？若采用集中刷新方式，存储

2、器刷新一遍最少用多少读/写周期？设读/写周期T=0.1us，那么死时间率是多少？3.实验内容主存储器主要有以下几个性能指标：存储容量：所谓存储容量即存储器能够保存的数据的数量。常用的单位有GB、MB、KB等。1GB=1024MB,1MB=1024KB,1KB=1024B。也可以用乘积的方式表示，公式为：容量＝字数×字长(如1KB可以表示为1K×8位，1MB可以表示为1M×8位等)。存取速度：所谓存取速度即是单位时间内存储器能读写的位数或字节数。该参数跟存储器的时钟频率有关。一般情况下，时钟频率越高，存取速度越快。如果用位数衡量，常用单位有Kb/s、Mb/s等；如果用字节数衡量，常用单位有KB/

3、s、MB/s等。读写周期：所谓读写周期是指读写一位或一个字节所需要的时间。该参数与存取速度成反比。存取速度越快，周期越短，反之亦然。解：芯片1K×4位，片内地址线10位（A9--A0），数据线4位。芯片总数为：（16K×16）/（1K×4）=16×4＝64片存储器容量为16K，故地址线总数为14位（A13─A0），其中A13A12A11A10通过4：16译码器产生片选信号CS0─CS15。刷新信号周期为：2ms/64=31.3us。若用集中式刷新，则刷新一遍用64个读/写周期。死时间率为：64×0.1/2×1000=0.32%。4.实验总结通过本次实验，学习了存储器的相关知识，掌握了用存储芯片

4、构成存储器的原理和存储器与CPU的连接方法(位并联法、地址串联法)，加深了对计算机组成原理相关知识的理解与体会，此次试验受益匪浅。