内部存储器计算机组成原理

《内部存储器计算机组成原理》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章　内部存储器3.1存储器概述3.2SRAM存储器3.3DRAM存储器3.4只读存储器和闪速存储器3.5并行存储器3.6cache3.1存储器概述注意几个概念：存储位元、存储单元、存储器半导体存储器：用半导体器件组成的存储器磁表面存储器：用磁性材料做成的存储器★按存储介质分★按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关★按存储器的读写功能分：ROM，RAM★按信息的可保存性分：非永久记忆，永久记忆★按在计算机系统中的作用分

2、：主存、辅存、高速缓存、控制存储器3.1.2存储器的分级结构寄存器微处理器内部的存储单元高速缓存（Cache）完全用硬件实现主存储器的速度提高主存储器存放当前运行程序和数据，采用半导体存储器构成辅助存储器磁盘或光盘形式存放可读可写或只读内容磁记录或光记录方式以外设方式连接和访问示意图虚拟存储器3.1.3主存储器的技术指标存储容量主存存储容量：以字节B（Byte）为基本单位半导体存储器芯片：以位b（Bit）为基本单位存储容量以210＝1024规律表达KB，MB，GB和TB厂商常以103＝1000规律表达KB，MB，GB和TB存取时间（访问时

3、间）发出读/写命令到数据传输操作完成所经历的时间存取周期两次存储器访问所允许的最小时间间隔存取周期大于等于存取时间存储器带宽（数据传输速率）单位时间里存储器所存取的信息量CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器与CPU之间，要完成:①地址线的连接；②数据线的连接；③控制线的连接。补充：存储器与CPU连接存储器的技术指标：存储容量、存取时间、存储周期、存储带宽存储周期＝存取时间＋延迟时间☼小常识：内存：开机－del－CMOS－CasLat

4、encyTime(简写为ＣＬ，通称延迟时间)，其后有值2,2.5,33.2随机读写存储器SRAM（静态RAM：StaticRAM）以触发器为基本存储单元不需要额外的刷新电路速度快，但集成度低，功耗和价格较高DRAM（动态RAM：DynamicRAM）以单个MOS管为基本存储单元要不断进行刷新（Refresh）操作集成度高、价格低、功耗小，但速度较SRAM慢基本的静态存储元阵列3.3DRAM存储器存储位元：SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图3

5、.6所示。DRAM芯片的逻辑结构刷新周期从上次对整个存储器刷新结束时刻，到本次对整个存储器完成全部刷新一遍为止的时间间隔一般为2ms，4ms或8ms刷新方式集中式分散式异步式刷新方式存储器容量的扩充扩充原因：存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。扩展方法位扩展法字扩展法（字存储容量扩展）字位同时扩展法[例2]利用1M×4位的SRAM芯片，设计一个存储容量为1M×8位的SRAM存储器。位扩展法[例3]用1M×8位的DRAM芯片设计2M×8位的DRAM存储器字扩展法公式:设计要求的存储器容量d=已知芯片

6、存储容量思考题：试用8K×8位的SRAM芯片组成32K×32位的半导体存储器，问：1、共需这样的SRAM芯片几片？2、试画出其组成框图。存储器模块条动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存3.4只读存储器和闪速存储器只读存储器特点：ROM只能读，不能写。永久性的存储器。分类：掩模ROM和可编程ROM掩模ROM利用掩模工艺制作。可编程ROM分类一次性编程ROM可多次编程ROM（EPROM和E2PROM）EPROM存储元E2PROM存储元通用编程器FLASH存

7、储器定义：也叫闪速存储器，它是一种高密度非易失性的读、写存储器。应用：Ｕ盘、掌上电脑、数字相机……FLASH存储元3.5并行存储器引入目的：为解决速度差异。分类：空间并行：双端口存储器时间并行：多体交叉存储器双端口存储器同一个存储器具有两组相互独立的读写控制线路,提供了两个相互独立的端口，都可以对存储器中任何位置上的数据进行独立的存取操作冲突：同时对同一存储单元操作。解决方法：加锁BUSY判断方法：１.CE判断2.地址有效判断多模块交叉存储器模块：由若干个存储器构成。存储器地址：要识别模块和模块内的存储单元。分类：顺序和交叉优点：一个模块

8、有故障，其他模块照常工作缺点：串行工作，带宽不高[例5]设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送