EDA实验指导(基于verilog).docx

《EDA实验指导(基于verilog).docx》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验一简单的QUARTUSII实例设计一、实验目的1、通过一个简单的3-8译码器的设计，掌握组合逻辑电路的设计方法。2、初步了解QUARTUS11原理图输入设计的全过程。3、掌握组合逻辑电路的静态测试方法。二、实验原理3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产牛，而其它则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅冇一位为高电平的情况下，能表示所冇的输入组合。其真值表如表1-1所示输入输出ABCD7D6D5D4D3D2D1D

2、O0000000000100100000010010000001000110000100010000010000101001000001101000000111100000001-1三■八译码器其值表译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行冇效的译码，当使能端指示输入信号无效或不用对当前信号进行译码吋，输出端全为高迫平，表示无任何信号。木例设计屮没有考虑使能输入端，白己设计时可以考虑加入使能输入端吋，程序如何设计。三、实验内容在本实验中，用三个拨动开关来表示

3、三八译码器的三个输入（A、B、C）；用八个LED來表示三八译码器的八个输出（D0-D7）o通过输入不同的值來观察输入的结果与三八译码器的真值表（表1-1）是否一致。实验箱中的拨动开关与FPGA的接口电路如下图1-1所示，当开关闭合（拨动开关的档位在下方）时-其输出为低电平，反之输出简电平。其电路与FPGA的管脚连接如表1-2所示K1□K2IIK4K5HK6

4、UK7

5、■_!K8

6、M~K9

7、

8、M

9、K1p

10、K1l

11、lK12

12、MZZK[0]K[1]K[2]K[3]K[4]K[5]K[6]K[7]K[8]K[9]K[10]K[44]Pin_A

13、H12Pin_AF14Pin_AA8Pin-AB8Pin_AE4Pln_AC5Pin_AF12Pin_AG12PinAA10Pin_U8Pin_AE3PinAD4Logic'1Logic'O图1-1拨动开关与FPGA接口电路信号名称FPGAI/O名称核心板接口管脚号功能说明K[0]Pin_AH12JP1」O2'K1‘ButtonK[l]Pin_AF14JP1104‘K2‘ButtonK[2]Pin_AA8JP1_1O7'K3‘ButtonK[3]Pin_AB8JP1_1O9'K4‘ButtonK[4]Pin_AE4JPl.lll‘K

14、5‘ButtonK[5]Pin_AC5JP1_H3‘K6‘ButtonK[6]Pin_AF12JP1.103'K7‘ButtonK⑺Pin_AG12JP1_1O5'K8'ButtonK[8]Pin_AA10JP1_1O8'K9'ButtonK[9]Pin_U8JP1_11O'K10'ButtonK[10]Pin_AE3JP1_112'Kll'ButtonK[ll]Pin_AD4JP1」14'K12'Button表1-2拨动开关与FPGA管脚连接表LED灯与FPGA的接口电路如图1-2所示，当FPGA与其对应的端口为高电平时LED就会

15、发光，反ZLED灯灭。其与FPGA对应的管脚连接如表1-3所示。LED[44・・O]L<<

16、yLED[4]Pin_L23JP2.90LED5displayLED[5]Pin_H23JP2_91LED6displayLED[6]Pin_H24JP2_92LED7displayLED[7]Pin_F24JP2_93LEDSdisplayLED[8]Pin_E24JP2_94LED9displayLED[9]Pin_F22JP2_96LED10displayLED[10]Pin_E22JP2_97LED11displayLED[11]Pin_F21JP2_98LED12display表1-3LED灯与FPGA管脚连接农四、实验步

17、骤下面将通过这个实验，向读者介绍QUARTUS11的项目文件的生成、编译、管脚分配以及时序仿真等的操作过程。1、建立工程文件1)选择开始〉程序>Altera>QuartuslI8.1>Quartusll8.1(32BIT),运行QUA