欢迎来到天天文库
浏览记录
ID:48212931
大小:75.50 KB
页数:18页
时间:2020-01-22
《vivado教程.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、.Vivado2015.4使用教程(一个完成工程的建立) 弹出主菜单界面,点击createnewproject 这是介绍界面,next~.. 添加好工程名,和工程位置,next~..选择rtlProject,选择板卡型号,我这里使用的是A-7系列的basys3,用户根据自己的板卡型号自定义,next~ 这一面是总结,finish~..左边这一栏,我们用到哪里解释哪里,首先,点击addsource添加verilogHDL文件 选择新建一个设计文件,next~.. 左边是添加已有的文件,右边是新建一个verilogHDL文件,我们前面没有文件,所以选择新建一个新的文
2、件 上面是文件类型,我用的是verilog,添加文件名,我这里用的是流水灯,文件名为led_water.. 添加成功,点击finish 点击OK.. Yes双击这个文件,打开编写.. led_water这是一个流水灯工程编写完成后,点击如图所示可以,编译文件,也可查看工程的RTL图.. 这是生成的RTL图,双击如图所示部分可以将窗口放大。原理图出来后,说明该工程没有语法错误,然后再次addsource,选择addorcreatesimulationsource添加测试文件,.. 同样选择新建一个文件 .. .. Yes 找到到tb_led_water文件双击打开.
3、. tb_led_water编写测试文件点击runsimulation点击runbehavioralsimulation进行仿真12reg[25:0]cnt;//设定一个26位的计数器3parameterTIME=26'd50000000;4//parameterTIME=26'd500;//justtest注意,仿真前把测试文件改小一点,不然跑的太慢,..点击run-all让流水灯跑起来, 可以看到流水灯的数值在变化,说明设置正确。然后要做的是下板子仿真..点击addsource添加约束文件,addconstraints 新建一个引脚约束文件,OK.. 点击新建
4、好的文件, xdc约束将约束文件内容复制进去,..最后点击大综合,对工程进行综合,综合完成后就可以下板子了。(下板子的时候要把测试时候改的代码改回来)点击opentarget——>autoconnect,会自动连接设备,或者直接连接recenttarget,直接选择你的设备..点击programdevice 点击program。即可下载成功.
此文档下载收益归作者所有