vivado_pcie_教程

《vivado_pcie_教程》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、先建立一个vivado工程，我用的版本是2015.4，其实其他版本的vivado也无所谓了。器件型号要选xc7v2000tflg1925-1工程建立好了之后是空的，开始添加IP点击图上左边红圈里面的IPCatalog，就会出现右边的IP列表在IP列表的搜索框里键入pcie四个字母，就可以看到有两个IP被搜到。PB的参考设计用是下面一个IP，AXIMemoryMappedtoPCIExpress双击选中的这个IP，就可以打开配置界面。这就是AXIMemoryMappedtoPCIExpress的配置界面第一页全部采用默认设置即可这是IP配置界面的第二页，这个例子里用的是板子上的第二个

2、GTH接口，所以第一个红圈里的blocklocation设为X0Y1。如果需要配置为第一个接口，就应该把第一个红圈里的blocklocation改为X0Y0。下面两个红圈里的配置为PCIEX4GEN2模式。第三页，默认设置即可第四页，默认设置即可第五页，默认设置即可依旧默认设置即可依旧默认设置即可最后一页依旧默认设置即可，最后在此对话框右下方点击OK点红圈里的Generate,开始编译IP红圈内信息可知，编译此IP已经成功编译IP成功后，在左上角选中的axi_pcie_0（axi_pcie_0.xci）上用右键点出右键菜单，然后左键点击右键菜单里面的“OpenIPExampleDe

3、sign”（如红圈所示）这一步是为了让vivado自动生成xilinx官方的IP参考设计，用于上板子测试。点击图中红圈，选择放置xilinx官方参考设计的目录。最后点OK然后vivado会自动重新打开一个vivado窗口，窗口里面就是参考设计的工程。这个参考工程的最终pin分配，供参考其实要改的就两个，就是最下面的sys_clk_p和sys_rst_nsys_clk_p的AG8是来自PC端的PCIE_REFCLK_P（参见子卡手册和板子手册）sys_rst_n的T24是板子上的按键SW2，下沿复位有效。（参见板子手册）这是板子上电之后的结果，可以在readwriteevenryth

4、ing软件里识别到xilinx的硬件。（无需另外设置时钟，上电连接PC即可）红框里的寄存器显示，这个xilinx的硬件的配置为X4GEN2的模式，已经被软件识别出来