eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt

eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt

ID:48051642

大小:596.50 KB

页数:72页

时间:2019-05-06

eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt_第1页
eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt_第2页
eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt_第3页
eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt_第4页
eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt_第5页
资源描述:

《eda技术与应用讲义第5章第1节vhdl基本语句(一)vhdl基本语句语法.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章VHDL基本语句(一)课程讲义下一章上一章本章内容先看一个VHDL代码的例子简单代码结构:端口定义和电路逻辑表达代码文件命名进程(PROCESS)VHDL代码中的:Port,Siganl,Variable学会简单VHDL设计的三板斧VHDL与C代码中的函数的区别?操作符&数据类型&赋值语句逻辑分支语句:IF;CASE,循环语句(LOOP)下一章内容VHDL代码中的时序逻辑和组合逻辑表达语句的执行时间问题(顺序语句&并行语句)基本单元电路的VHDL代码(三态门,双向缓冲器,计数器,D触发器,译码器)复杂代码结构(子程

2、序;元件;块;包)属性定义语句库的使用先看一个VHDL代码的例子VHDLcodeposition:p77_ex4_7_DFF1-------------------------------------------------------------------------------LIBARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDENTITYDFF1;ARCHITECTUREbhvO

3、FDFF1ISSIGNALQ1:STD_LOGIC;BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;--whydon'tuse"Q<=D"??ENDIF;Q<=Q1;ENDPROCESS;ENDARCHITECTUREbhv;Page:77Example:4-7D触发器简单代码结构: 端口定义&电路逻辑表达INPUTPORTOUTPUTPORTHOWTOWORK?ENTITY和ARCHITECTUREENTITY名称IS接口信号说明END名称;ARCHITECTURE构造名OF实体名

4、IS功能描述END构造名;d0d1d2q&≥&d0qd2d1简单代码结构:PORT与ENTITYLIBARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDentityDFF1;大小写有区别吗?ENTITY的定义语法ENTITYIdentifierIS[BEGIN]END[ENTI

5、TY][];VHDL语法的BNF定义简单代码结构:LOGIC与ARCHITECTUREARCHITECTUREbhvOFDFF1ISSIGNALQ1:STD_LOGIC;BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;--whydon'tuse"Q<=D"??ENDIF;Q<=Q1;ENDPROCESS;ENDARCHITECTUREbhv;ARCHITECTURE的语法ARCHITECTUREIdentifierOFIS<

6、ArchitectureDeclarativePart>BEGINEND[ARCHITECTURE][];代码文件的名称?VHDLcodeposition:p77_ex4_7_DFF1-------------------------------------------------------------------------------LIBARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISP

7、ORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDENTITYDFF1;ARCHITECTUREbhvOFDFF1ISSIGNALQ1:STD_LOGIC;BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;--whydon'tuse"Q<=D"??ENDIF;Q<=Q1;ENDPROCESS;ENDARCHITECTUREbhv;≡文件名称:DFF1.VHD标识符命名要点大小写无区别VHDL语言认为是相同的,VerilogHDL认

8、为是不同的。同类标识符的书写格式应一致从代码的可读性考虑标识符的分类VHDL关键字&自定义标识符标识符的长度32标识符的字母集合英文字母(A~Z);数字(0~9);下划线(_);

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。