DDR3基础知识介绍PPT.pdf

DDR3基础知识介绍PPT.pdf

ID:48021423

大小:2.14 MB

页数:16页

时间:2020-01-23

DDR3基础知识介绍PPT.pdf_第1页
DDR3基础知识介绍PPT.pdf_第2页
DDR3基础知识介绍PPT.pdf_第3页
DDR3基础知识介绍PPT.pdf_第4页
DDR3基础知识介绍PPT.pdf_第5页
资源描述:

《DDR3基础知识介绍PPT.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2016/4/12DDR32015/10/28P-1目目目錄目錄錄錄DDRDDR相關概念DDR相關概念DDRDDR容量計算DDR容量計算DDRDDR工作原理DDR工作原理DDRDDR-DDR---EAEADDR3DDR3與DDR3與與與DDR4DDR4DDRDDR-DDR---SPDSPDP-212016/4/12DDRDDR相關概念DDR相關概念DDR應該叫DDRSDRAM,是DoubleDataRateSDRAM(synchronousdynamicrandomaccessmemory,同步動態隨機記憶體)的縮寫,DoubleDataRate雙倍速率同步動

2、態隨機記憶體,同步是指其時鐘頻率與CPU前端匯流排的系統時鐘頻率相同,動態是指存儲陣列需要不斷刷新來保證資料不丟失,隨機是指數據可隨機存儲和訪問.P-3DDRDDR相關概念DDR相關概念DDR差分时钟的作用:CK反相的CK#保证了触发时机的准确性P-422016/4/12DDRDDR相關概念DDR相關概念1.內存總容量6.DDR的類型2.此内存的Rank数7.CL最大值3.此内存中使用芯片的位宽(每颗芯片8.SPD版本有8DQlines)9.參考設計文件4.VDD電壓0.內存設計版本5.帶寬(MB/s)1234567890P-5DDRDDR容量計算DDR容量計算

3、邏輯BANK(LogicalBank,簡稱L-Bank),SDRAM的內部是一個存儲陣列.陣列就如同表格一樣,將數據“填”進去.只要指定一个行(Row),再指定一个列(Column),就可以准确地定位到某个单元,單一的L-Bank將會造成非常嚴重的定址衝突,大幅降低記憶體效率,所以SDRAM芯片內部分割成多個L-Bank.Spec中会标记Bank的数量和行列的地址线数量(SPD中也有)Spec中会有如下表示,就说明每个单元格中的数据为8bit.P-632016/4/12DDRDDR容量計算DDR容量計算芯片位寬内存芯片一次传输的数据量就是芯片位宽(單位bit

4、).也就是指芯片的Dataline的数量.DDR3位宽有×4bit;×8bit;×16bitCPU同样也有自己的位宽,如今CPU的位宽为64bit,RANK(RANK(也被称为RANK(也被称为PhysicalBank,PhysicalBank,簡稱PhysicalBank,簡稱PPP-P---BankBankBank)Bank)))Rank是一組芯片的集合,但這個集合的芯片位寬必須與CPU數據位寬相符.SDRAM芯片位宽最高也就是16bit,常见的则是8bit.所以,为了组成Rank所需的位宽,就需要多颗芯片并联工作.對於位寬為64bit的CPU,16bit

5、內存芯片,需要4颗(4×16bit=64bit).对于8bit芯片,则就需要8颗了.內存芯片116bit16bit內存芯片2CPURank16bit內存芯片364bit16bit內存芯片4P-7DDRDDR容量計算DDR容量計算一个L-bank的總单元数=2x2=67108864(即64M).1芯片总单元数=8L-Banks×64M=512M.1芯片容量=512Munits×8bits=4096Mbits.8顆芯片总字节数=4096Mbits*8/8=4096MBytes=4GBP-842016/4/12DDRDDR工作原理DDR工作原理芯片初始化片选/

6、L-bank选址/行地址列地址/读写命令读写数据由I/O总线数据输入寄存器输出中再次读取由存储电容充电完S-AMP发出成P-9DDRDDR工作原理DDR工作原理芯片初始化充电/刷新/模式寄存器(MR,ModeRegister)的设置,简称MRS片选/L-bank选址/行地址tRCD:行选址到列选址会有一个时间差:RAStoCASDelay(RAS行有效至CAS列有效的延迟),发送列读写命令时与行有效命令时间间隔,通过主板BIOS经过北桥芯片进行调整,但不能超过厂商的预定范围.单位:时钟周期,具体时间与频率有关.P-1052016/4/12DDRDDR工作原理

7、DDR工作原理列地址/读写命令行地址选通RAS#无效/列地址选通CAS#有效WE#信号用于实现读与写.WE#无效时,读取命令.读数据选取脉冲(DQS)是DDRSDRAM中的重要功能,它的功能主要用来在一个时钟周期内准确的区分出每个传输周期,并便于接收方准确接收数据.在写入时它用来传送由北桥发来的,读取时,则由芯片生成DQS向北桥发送.完全可以说,它就是数据的同步信号.CL(CASLatencyCL(CASLatency,CL(CASLatency,,,CASCASCAS潜伏期CAS潜伏期):):):CAS与读取命令发出到第一笔数据输出的这段时间,被定义为CL

8、的单位与tRCD一样,为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。