数字电子电课程设计(光控计数器)

《数字电子电课程设计(光控计数器)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电子课程设计报告姓名：严俊宇专业：自动化学号：1020620265机械与电子工程学院光控计数器一、设计目的：1.进一步掌握数字电子技术的理论知识，培养工程设计能力和综合分析问题、解决问题的能力。2、掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力；3、了解一些中规模集成电路的接线方法；4、熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。二、设计要求：1．基本要求（1）要求用数码管显示计数结果。（2）可以用GAL设计计数器，也可以使用集成芯片。（3）设有手动复位（清零）。2．扩展部分设计两路光控电路

2、，其输出能令计数器实现加、减计数。三、实验仪器和设备：给定主要器件：试验箱（含面包板）1块5554片74LS741片74LS1912片74LS472片74LS001片数码显示器2只0.01uf电容4片100uf电容2只10k电阻4支1k电阻2支四、系统的组成及工作原理：1、整个系统组成：整个系统由五个部分组成：光控电路、触发脉冲、加减计数、显示译码和数码显示，其工作原理框图如下：2、工作原理：首先由光控电路将接收的光信号转换为电信号，经由555定时器组成的施密特触发器整形和555定时器组成的单稳态触发器触发脉冲，输出计数脉冲信号。

3、再通过计数器和译码器，在数码显示管上显示数目的增加或减少，实现自动计数的功能。五、电路设计：元器件介绍：施密特触发器经光电部分出来的波形是不规则的，需要经过施密特触发器进行整形。在此选用的施密特触发器74LS04芯片，因此输出与输入反相。芯片结构及引脚图如图4.1。-9-图4.1555定时器555定时器是一种应用极为广泛的中规模集成电路。它使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，广泛用于信号的产生、变换、控制和检测。在此课题中主要是用555定时器构成多谐振荡器，产生双D触发器所需要的时钟脉冲。其引

4、脚图及实物图如图4.2。图4.2双D触发器本课题中选用的是74LS74双D触发器，用于和其它芯片一起构成时序逻辑电路。由于74LS74是上升边沿触发的边沿D触发器，电路结构是维特—阻塞型的，所以又称维特—阻塞触发器。它要求控制端D的信号应超前CP脉冲上升边沿2Tpd1时间建立，并要求在CP脉冲触发边沿到来后继续维持1Tpd1时间（此处的Tpd1是TTL门的平均传输延迟时间）。其中一个D触发器引脚及74LS74管脚图结构如图4.3。图4.3-9-与非门本课题中选用了两个74LS00芯片和一个74LS20芯片，与双D触发器一起构成时序

5、控制电路。其中74LS00芯片结构及引脚图如图四。74LS20芯片中为两个四脚合一与非门。74LS00内部原理及管脚图如图4.4。图4.4加/减计数器因为本课题中需要对人数统计进行加和减的运算，所以在这里选用74LS192可逆计数器。其引脚图及实物如图4.5。图4.5译码器译码器用以连接计数器和显示部分。本课题选用了74ls48芯片作为译码器。其引脚图如4.6所示。-9-图4.6数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管（共阴极）。其引脚图如图4.7。图4.7单元电路设计光电转换

6、电路光电转换电路用于将光信号转换为系统所需的电信号。由于需要进行数目的加和减的运算，此部分需要两个相同的光控电路。每个电路的组成为：一个发射管，一个接收管以及一个三极管，同时还有一个20欧姆和一个20K欧姆的电阻。接通电源后，接收管接收到发射管射来的红外光线。当有人通过两个二极管间时，三极管电流增大，内阻减小，集电极输出低电平，送至施密特触发器。电路图如图4.8：-9-图4.8时钟脉冲产生电路对于双D触发器所需要的1000Hz的脉冲，由于在本课题中电路对脉冲的精确度要求不是很高而晶体振荡需要分频，所以采用了555定时器构成的多谐振

7、荡器，使其产生需要的方波作为触发器和计数器的CP脉冲.振荡器的频率计算公式为:f=1.43/((R1+2R2)C),通过计算选定参数确定了R1取430欧姆,R2取500欧姆,电容取1uF.这样得到了比较稳定的脉冲。其电路图如图4.9所示：图4.9整形电路此整形电路由74LS04施密特触发器完成，对光电转换电路输出的脉冲信号进行整形，较为简单，在此就不赘述。时序控制电路时序控制电路在本课题中主要用于判断计数的增加或是减少，在此选用了一个D触发器、两个74LS00芯片、一个74LS20芯片来实现。设计思路如下：设初始状态为0，由光控电

8、路部分产生的两列脉冲分别为外A，内B。（1）设置计数器为增加状态时，根据实际情况分析出A，B的状态变化及Q的变化为：110，00，11，01，10如上图时序逻辑分析图所示，可得真值表和卡诺图如下：ABQ1nQ1n+1Z-9-000000010001