课程设计--光控计数器

《课程设计--光控计数器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、课程设计------------光控计数器学校：淮北师范大学信息学院专业：电子信息科学与技术姓名：学号：时间：2010-6-19指导老师：21一章设计要求本设计主要是利用光线的通断来统计进入实验室人数。要求设计两路光控电路，一路放置在门外，另一路设置在门里，当有人通过门口时（无论是进入或走出房间），都会先触发一个光控电路，再触发另一个光控电路，要求根据光控电路产生触发脉冲的先后顺序，判断来人是进入还是离开实验，当有人进入实验室时令计数器进行加计数，当有人离开实验室时进行减计数；要求计数器的最大计数容量为99人，并用数码管显示数字。第二章系统组成及工作原理2.1系统组成整个系统由五个部分组成：

2、光控电路、触发脉冲、加减计数、显示译码和数码显示，其工作原理框图如下：212.2工作原理首先由光控电路将接收的光信号转换为电信号，经施密特触发器整形触发脉冲，输出计数脉冲信号。再通过计数器和译码器，在LED数码显示管上显示数目的增加或减少，实现自动计数的功能。第三章电路设计3.1元器件介绍3.1.1施密特触发器经光电部分出来的波形是不规则的，需要经过施密特触发器进行整形。在此课题中选用的施密特触发器是555定时器。3.1.2555定时器55521定时器是一种应用极为广泛的中规模集成电路。它使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，广泛用于信号的产生、变换、控制

3、和检测。在此课题中主要是用555定时器构成多谐振荡器，产生双D触发器所需要的时钟脉冲。其引脚图如图一。图一3.1.3双D触发器本课题中选用的是74LS74双D触发器，用于和其它芯片一起构成时序逻辑电路。由于74LS74是上升边沿触发的边沿D触发器，电路结构是维特—阻塞型的，所以又称维特—阻塞触发器。它要求控制端D的信号应超前CP脉冲上升边沿2Tpd1时间建立，并要求在CP脉冲触发边沿到来后继续维持1Tpd1时间（此处的Tpd1是TTL门的平均传输延迟时间）。其中一个D触发器引脚结构如图二。图二3.1.4与非门21本课题中选用了两个74LS00芯片和一个74LS20芯片，与双D触发器一起构成时

4、序控制电路。其中与74LS00芯片引脚如图三，74LS00芯片结构及引脚图如图四，74LS20芯片中为两个四脚合一与非门，与74LS20类似。图三21图四3.1.5加/减计数器因为本课题中需要对人数统计进行加和减的运算，所以选用了74LS192可逆计数器。其引脚图如图五。图五3.1.6译码器译码器用以连接计数器和显示部分。本课题选用了CD4511芯片作为译码器。其引脚图如右图。3.1.7数码管　　数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管（共阴极）。其引脚图如图六。21图六3.2单元电路设计3.2.1光电转换电路光电转换电路用于将光信号转换为系统

5、所需的电信号。由于需要进行数目的加和减的运算，此部分需要两个相同的光控电路。每个电路的组成为：一个发射管，一个接收管以及一个三极管，同时还有一个20欧姆，一个20K欧姆和5.1K欧姆的电阻。接通电源后，接收管接收到发射管射来的红外光线。当有人通过两个二极管间时，三极管电流增大，内阻减小，集电极输出低电平，送至施密特触发器。电路图如图3.2.1：21图3.2.13.2.2时钟脉冲产生电路对于双D触发器所需要的1000Hz的脉冲，由于在本课题中电路对脉冲的精确度要求不是很高而晶体振荡需要分频，所以采用了555定时器构成的多谐振荡器，使其产生需要的方波作为触发器和计数器的CP脉冲.振荡器的频率计算

6、公式为:f=1.43/((R1+2*R2)*C),通过计算选定参数确定了R1取430欧姆,R2取500欧姆,电容取1uF.这样得到了比较稳定的脉冲。其电路图如图3.2.2所示：21图3.2.23.2.3整形电路此整形电路由555施密特触发器完成，对光电转换电路输出的脉冲信号进行整形，如上图。3.2.4时序控制电路时序控制电路在本课题中主要用于判断计数的增加或是减少，在此选用了一个D触发器、两个74LS00芯片和一个74LS20芯片来实现。设计思路如下：设初始状态为021，由光控电路部分产生的两列脉冲分别为A，B，设置计数器为增加状态时，如图：如上图时序逻辑分析图所示，可得真值表和卡诺图如下：

7、ABQ（t）Q（t+1）Z0000101001100111100100101011011011111110ABQ00011100000110011因此，得Q（t+1）=AB′+AQ=（（AB′）′（AQ）′）′21ABQ000111100110111111Z=B′+Q（t）′+A′=(ABQ(t))′同理：设置计数器为减少状态时，如上图时序逻辑分析图所示，可得真值表和卡诺图如下：ABQ（t）Q（t+1）Z00