实验5计数器及其应用

《实验5计数器及其应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验報告实脸5针救器4袞養用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源來分，冇同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，乂分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。冃

2、前，无论是TTL还是CMOS集成电路，都冇品种綾齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。1、用D触发器构成异步二进制加/减计数器图5-9-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再山低位触发器的Q端和高一位的CP端相连接。Q3QiQoQ2CPo图5-9-1四位二进制杲步加法计数器若将图5—9—1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。2、中规模十进制计数器CC401

3、92是同步I•进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5-9-2所示。QoQi«2Q3Vss图5-9-2CC40192引脚排列及逻辑符号图中LD—置数端CPil加计数端CPd—减计数端CO—非同步进位输出端130—非同步借位输出端Do、D：、D2、D3—计数器输入端Q。、Q：、Q“Q3—数据输出端CR—清除端CC40192（同74LS192,二者可互换使用）的功能如表5-9-1,说明如下:表5-9-1输入输出CRLDCPuCPdd3d2DiDoQsQ2QiQo1XXXXXXX000000XXclcb

4、adCba01f1XXXX加计数()11tXXXX减计数当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端E5也为低电平吋，数据白接从置数端叽叽比、Da置入计数器。当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CR）接高电平，计数脉冲由CPu输入；在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时,加计数端CPi接高电平，计数脉冲由减计数端CPD输入，表5-9-2为8421码十进制加、减计数器的状态转换表。表5—9—2加法计数-输入脉冲数0123•1—6789输出

5、Q30000000011Q?0000111100Q.0()11()011()0(301()1()1()1()1减计数3、计数器的级联使用一个十进制计数器只能表示0〜9十个数，为了扩大计数器范围，常用多个十进制让数器级联使用。同步计数器往往设有进位(或借位)输出端，故可选用其进位(或借位)输出信号驱动下一级计数器。图5-9-3是山CC40192利用进位输出丽控制高一位的CPi端构成的加数级联图。QoQlQ2Q3Q4Q・5Q6Q7CPu>CC401921)CPu>CC40192(2)^CO.DoDlD2D3D4D5D6D7图5-9-3CC40

6、192级联电路4、实现任意进制计数(1)用复位法获得任意进制计数器假定已有N进制计数器，而需耍得到一个M进制计数器时，只要M

7、殊12进制的计数器电路方案。在数字钟里，对时位的计数序列是1、2、…11,12、1、…是12进制的,且无0数。如图所示,当计数到13时,通过与非门产生一个复位信号,使CC40192(2)(时十位〕直接置成0000,而CC40192(l),即时的个位直接置成0001,从而实现了5—5—1一12计数。CPu“1”CPu图5-9-6特殊12进制计数器三、实验设备与器件1、+5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、逻辑电平显示器7、译码显示器8、CC40192X3(74LS192)四、实验內容1、图5-9-3所示

8、，用两片CC40192纽成两位十进制加法计数器，输入lOIIz连续计数脉冲，进行由00-99累加计数，记录Z。2、将两位十进制加法计数器改为两位十进制减法计数器,实现III99-00递减计数,