实验四计数器及其应用

《实验四计数器及其应用》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、实验四计数器及其应用一、实验目的l、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成l位分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器

2、等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。l、用D触发器构成异步二进制加／减计数器图4-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T’触发器，再由低位触发器的端和高—位的CP端相连接。图4-1四位二进制异步加法计数器若将图4-l稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。2、中规模十进制计数器CC40192是同步

3、十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，具引脚排列及逻辑符号如图4-2所示。图4-2CC40192引脚排列及逻辑符号图中一置数端CPL一加计数端CPD一减计数端一非同步进位输出端一非同步借位输出端D0、D1、D2、D3一计数器输入端Q0、Q1、Q2、Q3一数据输出端CR一清除端CC40192(同74LS192，二者可互换使用)的功能如表4-1，说明如下：表4-1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端也为低电平时，数据直接从置数端D0、D1、D2、

4、D3置入计数器。当CR为低电平，为高电平时，执行计数功能。执行加计数时，减计数端CPD接高电平，计数脉冲由CPU输入;在计数脉冲上升沿进行842l码十进制加法计数。执行减计数时，加计数端CPu接高电平，计数脉冲由减计数端CPD输入，表4-2为8421码十进制加、减计数器的状态转换表。表4-23、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。同步计数器往往设有进位(或借位)输出端，故可选用其进位(或借位)输出信号驱动下一级计数器。图4-3是由CC40192利用进位输

5、出控制高一位的CPU端构成的加数级联图。图4－3CC40192级联电路4、实现任意进制计数(1)用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M

6、5421进制计数器图4-6是一个特殊12进制的计数器电路方案。在数字钟里，对时位的计数序列是1、2、…11，12、1、…是12进制的，且无0数。如图所示，当计数到13时，通过与非门产生一个复位信号，使CC40192（2）（时十位）直接置成0000，而CC40192(1)，即时的个位直接置成000l，从而实现了1—12计数。三、实验设备与器件1、十5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、逻辑电平显示器7、译码显示器8、CC4013×2（74LS74）CC40192×3（74LS192）CC

7、4011（74LS00）CC4012（74LS20）四、实验内咨1、用CC4013或74LS74D触发器构成4位二进制异步加法计数器。（1）按图4-1接线，D接至逻辑开关输出插口，将低位CP0端接单次脉源，输出端Q3、Q2、Q1、Q0接逻辑电平显示输入插口，各D接高电平“1”。(2)清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。(3)将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。(4)将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。（5）将图4-1电路中的低位

8、触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录Q3～Q0的状态。2、测试CC40192或74LSl92同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端、数据输入端D3、D2、D1、D0分别接逻辑开关，输出端Q3、Q2、Q1、Q0接实验设