实验5计数器及其应用22889

《实验5计数器及其应用22889》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验5计数器及其应用一、实验目的1.学会用集成电路构成计数器的方法。2.掌握屮规模集成计数器的使用及功能测试方法。3.运用集成计数器构成1/N分频器。二、实验原理计数器是数字系统中用的綾多的垄本逻辑器件，它的棊本功能是统计时钟脉冲的个数,即实现计数操作，它也可川与分频、定时、产牛节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器

2、、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编计数器等等。1、用D触发器构成界步二进制加法/减法计数器计数脉｝中CP图5-13位二进制异步加法器如上图5-1所示，是由3个上升沿触发的D触发器组成的3位二进制异步加法器。图屮各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：计数脉冲CP图5

3、・23位二进制界步减法器2、界步集成计数器74LS9074LS90为屮规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：6MSIMS2QOQiQ272MR1MR23>CLKO>CLK1129^FTT图5-374LS90的引脚排列图表5・174LS90的功能表RESET/SETINPUTSOUTPUTSMR〕mr2MS1ms2QoQiQ2Q3HHLXLLLLHHXLLLLLXXHHHLLHLXLXCountXLXLCo

4、untLXXLCountXLLXCcxjntHIGHVoltageLevelL=LOWVoltageLevelX二Don!CareCOUNTOUTPUTQoQiQ2Q30LLLL1HLLL2LHLL3HHLL4LLHL5HLHL6LHHL7HHHL8LLLH9HLLH3、中规模十进制计数器74LS192（或CC40192）74LS192是同步十进制可逆计数器，它具冇双时钟输入，并具冇清除和置数等功能，K引脚排列及逻辑符号如下所示：1510"9VocPoTCdTQjPlP2P3LJL1II2JLLI

5、LlIL®JLlI18JPiOiOoCPdCPU0203CNO⑻P0P1P2P3cpucpdplmr0123QQQQCUCDTT3J671213(b)图5-474LS192的引脚排列及逻辑符号_（a）引脚排列（b）逻辑符号图屮：PZ为置数端，C&为加计数端，C5为减计数端，可为非同步进位输出端,芯为非同步借位输出端,PO、Pl、P2、P3为计数器输入端,MR为清除端,Q0、Q1、Q2、Q3为数据输出端。其功能表如下：表5・274LS192的功能表输入输出MR~PLCPuCP。P3P2PlPOQ3Q

6、2QlQOIXXXXXXX000000XXdcbadcba01t1XXXX加计数011tXXXX减计数4、4位二进制同步计数器74LS161该计数器能同步并行预置数据，具有清零置数，计数和保持功能，貝-有进位输出端,可以串接计数器使用。它的管脚排列如图5-5所示：VccTCQoQi02Q3CETPER11^1pt]R1而Fltinznirl±i•RCPPoPiP2P3CEPGND图5-574LS161管脚排列图它的功能表如F：表5-374LS161功能表PEParallelEnable(Activ

7、eLOW)Inputp0-p3ParallelInputsCEPCountEnableParallelInputCETCountEnableTrickleInput竺Clock(ActiveHIGHGoingEdge)InputMRMasterReset(ActiveLOW)InputSRSynchronousReset(ActiveLOW)InputQ0_Q3ParallelOutputs(Noteb)TCTerminalCountOutput(Noteb)从逻辑图和功能表可知，该计数器貝有清零

8、信号/MR,使能信号CEP,CET,置数信号PE,时钟信号CP和四个数据输入端P0~P3,四个数据输出端Q0~Q3,以及进位输出TC,且TC=Q()・QI・Q2・Q3・CET。5、计数器的级连使用一个十进制计数器只能显示0〜9十个数，为了扩大计数器范围，常用多个十进制计数器级连使用。同步计数器往往设有进位(或借位)输出端，故可选川其进位(或借位)输出信号來驱动下一级计数器。下图是由74LS192利用进位输出控制高一位的加计数端构成的加数级连示意图：QOQIQ2Q3Q4Q5Q6Q7图