欢迎来到天天文库
浏览记录
ID:46686224
大小:78.42 KB
页数:13页
时间:2019-11-26
《LC串联谐振电路重要特性》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、LC串联谐振电路重要特性发布时间:2011-9-159:32:10访问次数:3888 LC串联谐振电路是LC谐振电路中的另一种谐振电路。图4-59所示是LC串联谐振电路。电路中的Rl是线圈Ll的直流电阻,也是这一LC串联谐振电路的阻尼电阻,电阻器是一个耗能元件,它在这里要消耗谐振信号的能量。Ll与Cl串联后再与信号源Us相并联,这里的信号源是一个恒压源。 W04MB0 在LC串联谐振电路中,电阻Rl的阻值越小,对谐振信号的能量消耗越小,谐振电路的品质也越好,电路的Q值也越高;当电路中的电感Ll越大,存储的磁能越多,在电路损耗一定时谐振电路
2、的品质也越好,电路的Q值也越高。 电路中,信号源与LC串联谐振电路之间不存在能量间的相互转换,只是电容Cl和电感Ll之间存在电能和磁能之间的相互转换。外加的输入信号只是补充由于电阻Rl消耗电能而损耗的信号能量。 LC串联谐振电路的谐振频率计算公式与并联谐振电路一样。 1.LC串联电路阻抗特性 图4-60所示是LC串联谐振电路阻抗特性曲线。 阻抗特性分析要将输入信号频率分成多种情况进行。 (1)输入信号频率等于谐振频率fo。当输入信号频率等于LC串联谐振电路的谐振频率fo时,电路发生串联谐振,串联谐振时电路的阻抗最小且为纯阻性(不为容
3、性也不为感性),如图4-61所示,其值为R1(纯阻性)。 当信导频率偏离LC谐振电路的谐振频率时,电路的阻抗要增大,且频率偏离的量越大,电路的阻抗就越大,这一点恰好是与LC并联谐振电路相反的。 要记住:串联谐振时电路的阻抗最小。 (2)输入信号频率高于谐振频率fo。当输入信号频率高于谐振频率时,LC串联谐振电路为感性,相当于一个电感(电感量大小不等于L1),如图4-62所示。 这一点可以这样理解:在Ll和Cl串联电路中,当信号频率高于谐振频率之后,由于频率升高,Cl的容抗减小,而Ll的感抗却增大,
4、在串联电路中起主要作用的是阻抗大的一个元件,’这样Ll起主要作用,因此在输入信号频率高于谐振频率之后,LC串联谐振电路等效于一个电感。 (3)输入信号频率低于谐振频率五。当输入信号频率低于谐振频率时,LC串联谐振电路为容性,相当于一个电容(容量大小不等于C1),如图4-63所示。 这一点可以这样理解:当信号频率低于谐振频率之后,由于频率降低,Cl的容抗增大,而Ll的感抗却减小,这样在串联电路中起主要作用的是电容Cl,因此在输入信号频率低于谐振频率时,LC串联谐振电路等效于一个电容。 2.品质因数Q 图4-64所示是LC串联谐振电路阻抗与
5、Q值之间关系的示意图。图中三条阻抗曲线中,Qi曲线的品质因数最大,Q2曲线其次,Q3曲线最小,Q值越大曲线越尖锐,谐振时的电路阻抗越小,流过串联谐振电路的信号电流越大。 LC串联谐振电路的频带特性与并联谐振电路是一样的,也是谐振电路的Q值越大,频带越窄,反之则越宽。锁相环CC4046为数字PLL,内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。它具有电源电压范围宽、功耗低、输入阻抗高等优点,其工作频率达1MHz,内部VCO产生50%占空比的方波,输出电平可与TTL电平或CMOS电平兼容。同时,它还具有相位锁定状态指示功能
6、。信号输入端:允许输入0.1V左右的小信号或方波,经A1放大和整形,提供满足PD要求的方波。PDI由异或门构成,具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时,其输出电压为VDD/2,用以确定VCO的自由振荡频率PDI由异或门构成,具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时,其输出电压为VDD/2,用以确定VCO的自由振荡频率。通常输入信噪比以及固有频差较小时采用PDI,输入信噪比较高或固有频差较大时,采用PDⅡ。R1、R2、C确定VCO频率范围。R1控制最高频率,R2控制最低频率。R2=∞时,最低频率为零。无输入信号时,P
7、DⅡ将VCO调整到最低频率。锁相环CD4046的一个重要功能是:内部压迫、控振荡器的输出信号从第4脚输出后引至第3脚输入,与从第14脚输入的外部基准频率信号和相位的比较。当两者频率相同时同,压控振荡器的频率能自动调整,直到与基准频率相同。CD4046引脚图AbsoluteMaximumRatings绝对最大额定值:DCSupplyVoltage直流供电电压(VDD)−0.5to+18VDCInputVoltage输入电压(VIN)−
此文档下载收益归作者所有